Orientador: Walter da Cunha Borelli

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica

Resumo: Mostramos, ao longo deste trabalho, como projetamos uma arquitetura de máquina digital capaz de realizar a decodificação por decisão suave do código de Golay estendido (24,12), usando o algoritmo dois de Chase, dentro de um sistema de transmissão de dados via satélite com acesso múltiplo por...

Resumo: Mostramos, ao longo deste trabalho, como projetamos uma arquitetura de máquina digital capaz de realizar a decodificação por decisão suave do código de Golay estendido (24,12), usando o algoritmo dois de Chase, dentro de um sistema de transmissão de dados via satélite com acesso múltiplo por divisão temporal (AMDT). Esta arquitetura é tal que pode ser implementada com a tecnologia de CIs digitais "off-the-sheIr' disponível no mercado e atingir taxas de transmissão de até 1 Mbit/s. O custo e tamanho do circuito final são altamente competitivos dentro da classe de desempenho a que pertence esta técnica de codificação-decodificação

Abstract: We show throughout this thesis how to design a digital machine architecture suitable to decode by soft-decision the extended Golay block code (24,12), using the Chase Algorithm 11,to be used as a PCB, component of a TDMA data transmission system by satellite. This architecture may be...

Abstract: We show throughout this thesis how to design a digital machine architecture suitable to decode by soft-decision the extended Golay block code (24,12), using the Chase Algorithm 11,to be used as a PCB, component of a TDMA data transmission system by satellite. This architecture may be implemented using off-the-shelf digital ICs and still reach 1 Mbit/s transmission rates. Cost and chip count of final circuitry are highly competitive within the class of performance to which this FEC technique pertains