Modelos em linguagem VHDL para equipamentos da hierarquia digital sincrona

Modelos em linguagem VHDL para equipamentos da hierarquia digital sincrona

Aleandro Soares Macedo

DISSERTAÇÃO

Português

(Broch.)

T/UNICAMP M151m

Campinas, SP : [s.n.], 1993.

264 f. : il.

Orientador: Rege Romeu Scarabucci

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica

Resumo: Em 1988, o CCITT padronizou um novo método para multiplexação digital. O novo padrão chamado Hierarquia Digital Síncrona (HDS), possibilita maior eficiência no transporte dos sinais nas futuras redes de telecomunicações. O CCITT estabeleceu que os equipamentos HDS são compostos por blocos...

Modelos em linguagem VHDL para equipamentos da hierarquia digital sincrona

Aleandro Soares Macedo


										

Modelos em linguagem VHDL para equipamentos da hierarquia digital sincrona

Aleandro Soares Macedo

    Exemplares