Processamento a fluxo de dados tolerante a falhas em um computador paralelo

Processamento a fluxo de dados tolerante a falhas em um computador paralelo

Jorge Luiz e Silva

TESE

Português

(Broch.)

T/UNICAMP Si38p

Campinas, SP : [s.n.], 1992.

[178]f. : il.

(Publicação FEE)

Orientadores: Shusaburo Motoyama, Claudio Kirner

Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica

Resumo: Este trabalho teve como objetivo analisar e desenvolver Programação a Fluxo de Dados Tolerante a Falhas em um computador paralelo estruturado recursivamente (CPER). O CPER é uma máquina paralela que possui uma estrutura básica constituída de N Elementos de Processamento (EP), interligados...

Abstract: In this work is analyzed the fault tolerant data flow processing in a computer based on hierarchical parallel buses. In this architecture, a set of N processors, each one called processing element (PE), are interconnected to a bus constituting a basic structure or cluster. The set of the...

Processamento a fluxo de dados tolerante a falhas em um computador paralelo

Jorge Luiz e Silva


										

Processamento a fluxo de dados tolerante a falhas em um computador paralelo

Jorge Luiz e Silva

    Exemplares