Orientador : Mario Lucio Cortes

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica

Resumo: Este trabalho propõe um novo algoritmo para a geração de padrão de teste para circuitos digitais combinacionais, descritos de forma hierárquica, o H-ALG. O algoritmo não faz uso de "backtracking" (retrocesso automático [Wagner 88]) e detecta todas as falhas detectáveis. Baseia-se na idéia de...

Resumo: Este trabalho propõe um novo algoritmo para a geração de padrão de teste para circuitos digitais combinacionais, descritos de forma hierárquica, o H-ALG. O algoritmo não faz uso de "backtracking" (retrocesso automático [Wagner 88]) e detecta todas as falhas detectáveis. Baseia-se na idéia de se resolver o teste para pequenas células e depois combiná-Ias de uma fonna incremental [Cônes 88]. As células podem ser ponas lógicas simples, ponas complexas,
redes de transistores de passagem, PLA 's, ROM's, ou qualquer outro tipo de lógica combinacional. Não se limita a tratar falhas do tipo "stuck-at" e não requer simulação de falhas. O algoritmo admite um número ilimitado de níveis hierárquicos, sendo que o esforço para a geração do teste de uma determinada célula só é aplicado uma vez. Nas demais instâncias desta
mesma célula o teste é apenas chamado da biblioteca, onde fora armazenado. O algoritmo foi implementado em linguagem "C". Neste trabalho também são apresentados alguns resultados obtidos a partir desta versão

Abstract: Not informed.