Resumo: Com o crescente número de padrões de comunicação sem fio nas últimas décadas, reconfigurabilidade de transceptores se torna um recurso interessante e benéfico em dispositivos embarcados System-on-Chip (SoC) que necessitam de uma grande variedade de padrões de Radiofrequência (RF) para processamento de sinais. Com o objetivo de desenvolver um transceptor totalmente reconfigurável, que é capaz de operar em vários padrões com consumo de potência adequado, a reconfigurabilidade de blocos individuais do transceptor se torna um assunto atraente para pesquisa. Especificamente no caso de Conversores Analógico-Digitais (ADCs), a topologia de ADC ?? mostra algumas vantagens com relação a reconfigurabilidade com o objetivo de redução no consumo de potência na faixa de baixas frequências de operação. Este tipo de topologia permite modificações como a redução da frequência de amostragem, a ordem da formatação de ruído e o número de bits do quantizador de saída, tudo em troca da resolução e consumo de potência. O principal objetivo deste trabalho é apresentar o projeto completo de um ADC reconfigurável que opere na faixa de baixas frequências de comunicações móveis sem fio, especificamente GSM (banda de 200 kHz) e UMTS (banda de 2 MHz), e adicionalmente fornecer a operação para Bluetooth com banda de 500 kHz, juntamente com o projeto de um sintetizador de clock baseado em Phase Locked Loop (PLL) para a síntese das frequências de sobreamostragem necessárias para a operação do modulador. Todo o trabalho segue a metodologia top-down/bottom-up, incluindo o desenvolvimento de macro-modelos, implementação a nível de transistor e implementação parcial de layout. Todo projeto de sub-circuitos e modelos em Verilog-A é detalhado, incluindo o amplificador operacional de transcondutância, comparadores, quantizador de 5 níveis, chaves, sintetizador de clock, detector de fase e frequência, bomba de carga, filtro, oscilador controlado por tensão, divisor de frequência N-inteiro e gerador de correntes de polarização. O resultado de cada um dos principais sub-circuitos é destacado. O modulador proposto opera para GSM (banda de 200 kHz), Bluetooth (banda de 500 kHz) e UMTS (banda de 2 MHz), atingindo um número efetivo de bits de 11,51, 10,16 e 8,82 respectivamente, com um consumo de 10,8, 10,8 e 14,5 mW respectivamente e uma figura de mérito de Schreier de 145, 140 e 145 respectivamente. A maior contribuição do trabalho é o design completo e integração de ambos o modulador ?? reconfigurável e do sintetizador de clock Ver menos

Abstract: With the rising number of wireless communication standards in the past decades, transceiver reconfigurability becomes an interesting and beneficial feature in System-on-Chip (SoC) embedded devices that require a large variety of Radio Frequency (RF) standards for signal processing. With the aim of developing a fully reconfigurable RF transceiver, that is able to operate in several standards with adequate power consumption, the reconfigurability of the individual building blocks is an enticing research subject. Specifically in the case of the Analog-to-Digital Converters (ADC), the ?? ADC topology shows a few advantages in regards to reconfigurability with the goal of power consumption reduction in the lower frequency range of operation. This type of topology allows for the reduction of the sampling frequency, the order of the noise shaping and the number of bits in the output quantizer, all in exchange of resolution and power consumption. The main goal of this works is to present the complete design of a reconfigurable ADC that operates in the lower frequency range of mobile wireless communications, specifically GSM (200 kHz bandwidth) and UMTS (2 MHz bandwidth), and additionally provide the operation for Bluetooth with 500 kHz bandwidth, alongside the design of clock synthesizer based Phase Locked Loop (PLL) for the synthesis of the necessary oversampling frequencies for the modulator. This work follows the top-down/bottom-up methodology, including macro-model development, transistor-level and partial layout implementation. Every sub-circuit design and Verilog-A code is detailed, including the operational transconductance amplifier, comparators, 5-level quantizer, switches, clock synthesizer, phase and frequency detector, charge pump, loop filter, voltage-controlled oscillator, N-integer frequency divider and bias currents generator. The results of each of the main sub-circuits is highlighted. The proposed modulator operates for GSM (bandwidth of 200 kHz), Bluetooth (bandwidth of 500 kHz) and UMTS (bandwidth of 2 MHz), achieving an effective number of bits of 11.51, 10.16 and 8.82 bits respectively with a power consumption of 10.8, 10.8 and 14.5 mW respectively and achieving a Schreier Figure of Merit of 145, 140 and 145 respectively. The major contribution of this work is the complete design and integration of both the reconfigurable ?? modulator and the clock synthesizer Ver menos