

Bloco Interpretador_de_C1C2

- Este bloco é modelado pelo processo abaixo.

```

leitor_de_C1C2:
PROCESS(ender_vc12_bit,bur_4,ind_multq_vc12)
BEGIN
  IF(bur_4='1')AND(bur_4'EVENT)THEN
    IF(C1='0')THEN;
      int1<=int1+1;
    ELSIF(C1='1')THEN
      just_n<='0';
    END IF;
  END IF;
  IF(bur_4='1')AND(bur_4'EVENT)THEN
    IF(C2='1')THEN;
      int2<=int2+1;
    ELSIF(C2='0')THEN
      just_p<='0';
    END IF;
  END IF;
  IF(ass='0')THEN
    just_n<='0';
    just_p<='0';
  END IF;
  IF(ind_multq_vc12=1)THEN
    just_n<='0';
    just_p<='0';
  END IF;
  IF(ind_multq_vc12=1)THEN
    int1<=0;
    int2<=0;
  END IF;
  IF(int1>=2)THEN
    just_n<='1';
  END IF;
  IF(int2>=2)THEN
    just_p<='1';
  END IF;
END PROCESS;

```

A figura 4.38 mostra os sinais *ender_vc12_bit*, *bur_4* e *ind_multq_vc12* que atuam sobre os sinais de justificação. O sinal *bur_4* identifica o local onde tem-se C1 e C2. Os sinais internos *int1* e *int2* são alterados em função de uma votação majoritária em C1 e C2. Se os dados são síncronos não ocorrem justificações. Quando um novo multiquadro inicia, as justificações são zeradas. Isto que foi descrito segue as regras de interpretação de C1 e C2, vistas no capítulo 2.

Bloco Gerador_dos_rel_escrita

- Este bloco é modelado pelo processo abaixo.

Gerador_rel_esc:

```

rel_esc_normal <= (clk_vc12_bit) AND NOT(bur_1) AND NOT(bur_11) AND NOT(bur_12);
rel_esc_just_n <= ((clk_vc12_bit) AND NOT(bur_1) AND NOT(bur_11) AND NOT(bur_12))
                OR NOT(bur_2);
rel_esc_just_p <= ((clk_vc12_bit) AND NOT(bur_1) AND NOT(bur_11) AND NOT(bur_12))
                OR NOT(bur_3);
    
```

A figura 4.39 mostra o diagrama temporal dos relógios de escrita na memória elástica em função dos buracos e do *clk_vc12_bi*.




Figura 4.38 : Diagrama temporal do *Interpretador de C1 C2*




Figura 4.39 : Diagrama temporal do *rel_esc*

Bloco *Selecionador_dos_rel_escrita*

- Este bloco é modelado pelo processo abaixo.

```

-----
Seleciona_rel_esc:
  rel_esc_bit <= rel_esc_just_n WHEN just_n = '1' ELSE
    rel_esc_just_p WHEN just_p = '1' ELSE
    rel_esc_normal;
-----
  
```

O *rel_esc_bit* fornece o sinal para escrita na memória elástica conforme a ocorrência ou não de justificação. A figura 4.40 mostra como se comporta este bloco.




Figura 4.40 : Diagrama temporal do *rel_esc*

Bloco *Gerador_ender_escrita*

- Este bloco é modelado pelo processo abaixo.

```

-----
Gerador_ender_esc:
PROCESS(rel_esc_bit)
BEGIN
  IF(rel_esc_bit='0')AND(rel_esc_bit'EVENT')THEN
    IF(ender_esc_bit=63)THEN
      ender_esc_bit <= 0;
    ELSE
      ender_esc_bit <= ender_esc_bit + 1;
    END IF;
  END IF;
END PROCESS;
-----
  
```

Fornecendo o endereço para escrita na memória elástica na descida do sinal *rel_esc_bit*.

Bloco Gerador_ender_leitura

- Este bloco é modelado pelo processo abaixo.

```
Gerador_ender_leit:
PROCESS(rel_leit_bit)
BEGIN
  IF(rel_leit_bit='0')AND(rel_leit_bit'EVENT)THEN
    IF(ender_leit_bit=63)THEN
      ender_leit_bit<=0;
    ELSE
      ender_leit_bit<=ender_leit_bit+1;
    END IF;
  END IF;
END PROCESS;
```

A cada descida do *rel_leit_bit* o endereço de leitura é incrementado até chegar a 63, quando então é zerado.

Bloco Gerador_da_mem_elástica

- Este bloco é modelado pelo processo abaixo.

```
Gerador_mem_elástica:
PROCESS(rel_esc_bit)
BEGIN
  IF(rel_esc_bit='1')AND(rel_esc_bit'EVENT)THEN
    mem_elast_bit(ender_esc_bit)<=VC12_bit;
  END IF;
END PROCESS;
PROCESS(rel_leit_bit)
BEGIN
  IF(rel_leit_bit='1')AND(rel_leit_bit'EVENT)THEN
    sinal<=mem_elast_bit(ender_leit_bit);
  END IF;
END PROCESS;
```

Nesta memória elástica é que os dados são escritos. Na subida do *rel_esc_bit* o dado entra num endereço de memória. Na subida do *rel_leit_bit* o dado é lido de um endereço de leitura.

Bloco Gerador_do_fasímetro

- Este bloco é modelado pelo processo abaixo.

```
Gerador_fase_bit:  
PROCESS(rel_esc_bit)  
variable v_fase_bit:INTEGER:=0;  
BEGIN  
    v_fase_bit:=ender_esc_bit-ender_leit_bit;  
    IF(v_fase_bit<0)THEN  
        fase_bit<=64+v_fase_bit;  
    ELSE  
        fase_bit<=v_fase_bit;  
    END IF;  
END PROCESS;
```

Mede a distância entre o endereço de escrita e o endereço de leitura reportando este valor para o PLL.

Capítulo 5

Simulações e Análises

5.1 Introdução

Os blocos funcionais descritos anteriormente não estão completos, pois precisa-se fazer a declaração das “Entidades”. Na linguagem VHDL, utiliza-se esta declaração para descrever as entradas e as saídas de cada bloco funcional. Vai-se, logo a seguir, descrever duas redes onde, através da união destes blocos funcionais, temos os equipamentos que as formam. Para isto foi utilizada a linguagem VHDL a nível estrutural[5]. Nestes equipamentos serão feitas as simulações e análises visando um maior entendimento da hierarquia estudada.

5.2 Retirada de Canais Utilizando Mapeamento Síncrono de byte em 2048 kb/s


A fim de testar os blocos desenvolvidos anteriormente, vai-se mostrar uma rede síncrona de transporte de informação em um enlace ponto a ponto entre dois equipamentos terminal multiplex SDH de 155520 kb/s. Os sinais entram em uma ponta do equipamento de transmissão já na forma de Virtual Containers de pequena ordem (VC's12) são multiplexados para formar um STM-1, trafegam por uma rede simulada e são recolhidos do outro lado, no equipamento de recepção. Este equipamento é também um terminal multiplex de 155520 kb/s, o sinal é demultiplexado para gerar os Virtuais Containers de pequena ordem e em seguida desmapeado para formar quadros de 32 canais síncronos com 2048 kb/s (C12), utilizando-se o TS0 como canal ZERO, vai-se verificar a retirada correta dos 32

canais na recepção. Um outro fenômeno a ser observado, é do SLIP, quando se tem um equipamento SDH cujos tributários são síncronos, e por algum defeito na referência de sincronismo os equipamentos começam a trabalhar através do relógio interno, ou seja, com 4.6 ppm, este fenômeno pode ocorrer e é este efeito que também tentaremos mostrar nesta simulação.

5.2.1 -Equipamento de Desmapeamento Síncrono

Este equipamento recebe um sinal STM1 de 155520 kb/s, realiza as operações de adaptação, demultiplexação e desmapeamento síncrono de byte . Na sua saída tem-se 63 sinais , cada um com 32 canais síncronos de 2048 kb/s. No capítulo 4, o item 4.2 tratou da recepção síncrona, os blocos desenvolvidos fazem a retirada somente da carga útil de um VC12 retirando também os bytes de enchimento. Os blocos lpa_r e gerador de endereço de VC12 são os responsáveis pela retirada destes 32 canais A figura 5.1 mostra este equipamento e logo após tem-se a descrição das suas entidades. As entidades sar,dmult_vc4,control_vc4, dmult_tug3, dmult_tug2, adapt_vc12_r e control_local foram desenvolvidas anteriormente[2].

Figura 5.1 : Desmapeamento Síncrono



ENTIDADES:

Entidade *Sar*(Seção de adaptação na recepção)

Declaração de Entidade em VHDL:

```

ENTITY sar IS
PORT(STM1: IN BIT_VECTOR(1 TO 8);
      linha, coluna, linha_local, coluna_local: IN INTEGER:=0;
      T0, T1: IN BIT;
      just_p, just_n, inic_vc4, clk_vc4: BUFFER BIT;
      fase: BUFFER INTEGER :=0;
      VC4: OUT BIT_VECTOR(1 TO 8));
END sar;

```




Figura 5.2 : Ilustração do Componente *Sar*.

Entidade *control_vc4*

Declaração de Entidade em VHDL:

```

ENTITY control_vc4 IS
PORT(VC4: IN BIT_VECTOR(1 TO 8);
      inic_vc4, clk_vc4: IN BIT;
      linha_vc4, coluna_vc4: BUFFER INTEGER;
      ind_subq: OUT INTEGER);
END control_vc4;

```




Figura 5.3 : Ilustração do Componente *Control_vc4*.


Entidade *dmult_vc4* (Demultiplexador de VC4)

Declaração de Entidade em VHDL:

```

ENTITY dmult_vc4 IS
  PORT(VC4: IN BIT_VECTOR(1 TO 8);
        clk_vc4, inic_vc4: IN BIT;
        coluna_vc4: IN INTEGER;
        TUG3_1, TUG3_2, TUG3_3: OUT BIT_VECTOR(1 TO 8);
        clk_tug3_1, clk_tug3_2, clk_tug3_3: BUFFER BIT);
END dmult_vc4;

```


Figura 5.4 : Ilustração do Componente *dmult_vc4***Entidade *dmult_tug3* (Demultiplexador de TUG-3)**

Declaração de Entidade em VHDL:

```

ENTITY dmult_tug3 IS
  PORT(TUG3: IN BIT_VECTOR(1 TO 8);
        coluna_vc4: IN INTEGER;
        clk_tug3: IN BIT;
        TUG2_1, TUG2_2, TUG2_3, TUG2_4, TUG2_5, TUG2_6,
        TUG2_7: OUT BIT_VECTOR(1 TO 8);
        clk_tug2_1, clk_tug2_2, clk_tug2_3, clk_tug2_4,
        clk_tug2_5, clk_tug2_6, clk_tug2_7: BUFFER BIT);
END dmult_tug3;

```

Figura 5.5 : Ilustração do Componente *dmult_tug3*

Entidade *dmult_tug2* (Demultiplexador de TUG-2)

Declaração de Entidade em VHDL:

```

ENTITY dmult_tug2 IS
  PORT(clk_tug2, inic_vc4: IN BIT;
       clk_tu12_1, clk_tu12_2, clk_tu12_3: OUT BIT);
END dmult_tug2;

```




Figura 5.6 : Ilustração do componente *dmult_tug2*

Entidade *adapt_vc12_r* (Adaptador de VC12 na Recepção.)

Declaração de Entidade em VHDL:

```

ENTITY adapt_vc12_r IS
  PORT(TUG2: IN BIT_VECTOR(1 TO 8);
       ind_subq, ind_subq_local, ender_tu12_local, coluna_vc4, linha_vc4: IN INTEGER:=0;
       clk_tu12, clk_tu12_local: IN BIT;
       just_p, just_n, inic_vc12, clk_vc12: BUFFER BIT;
       fase: BUFFER INTEGER:=0;
       VC12: OUT BIT_VECTOR(1 TO 8));
END adapt_vc12_r;

```




Figura 5.7 : Ilustração do Componente *adapt_vc12_r*

Entidade *ender_vc12* (Endereço de VC12)

Declaração de Entidade em VHDL:

```

ENTITY ender_vc12 IS
  PORT(inic_vc12: IN BIT;
       clk_vc12: IN BIT;
       ender_vc12: BUFFER BIT;
       clk_vc12_inv: OUT BIT);
END ender_vc12;

```




Figura 5.8 : Ilustração do Componente *ender_vc12*

Entidade *lpa_r* (Recepção de VC12)

Declaração de Entidade em VHDL:

```

ENTITY lpa_r IS
  PORT(VC12: IN BIT_VECTOR(1 TO 8);
        1cmender_vc12:IN INTEGER;
        clk_vc12,clk_c12_local:IN BIT;
        sinal: OUT BIT_VECTOR(1 TO 8)
        clk_sinal:OUT BIT);
END lpa_r;
```





Figura 5.9 : Ilustração do Componente *lpa_r*

Equipamento de Transmissão de VC12

Na direção de transmissão tem-se a estrutura mostrada na figura 5.10, o equipamento recebe 63 sinais afluentes VC12 e executa as operações de adaptação e multiplexação, resultando na sua saída o sinal AU-4. Como não estamos tratando de gerenciamento, o sinal AU-4 que não possui SOH é entendido como um STM-1 apesar de não possuir os bytes de cabeçalho . Todas as entidades aqui mostradas já foram desenvolvidas anteriormente[2].

Figura 5.10 : Equipamento de Transmissão de VC12.



ENTIDADES

Entidade *adapt_vc12_t* (Adaptador de VC12 na Transmissão.)

Declaração de Entidade em VHDL:

```

ENTITY adapt_vc12_t IS
  PORT(VC12: IN BIT_VECTOR(1 TO 8);
        ind_subq_local, ender_tu12_local: IN INTEGER:=0;
        clk_tu12_local, inic_vc12, just_p, just_n: IN BIT;
        TU12: OUT BIT_VECTOR(1 TO 8));
END adapt_vc12_t;

```




Figura 5.11 : Ilustração do Componente *adapt_vc12_t*.

Entidade *mult_tu12* (Multiplexador de TU-12.)

Declaração de Entidade em VHDL:

```

ENTITY mult_tu12 IS
  PORT(TU12_1, TU12_2, TU12_3: IN BIT_VECTOR(1 TO 8);
        cont_3_tu12: IN INTEGER;
        clk_tug2_local: IN BIT;
        TUG2: OUT BIT_VECTOR(1 TO 8));
END mult_tu12;

```




Figura 5.12 : Ilustração do Componente *mult_tu12*

Entidade *mult_tug2* (Multiplexador de TUG-2.)

Declaração de Entidade em VHDL:

```

ENTITY mult_tug2 IS
  PORT(TUG2_1, TUG2_2, TUG2_3, TUG2_4, TUG2_5, TUG2_6, TUG2_7:
       IN BIT_VECTOR(1 TO 8);
       cont_7_tug2: IN INTEGER;
       clk_tug3_local: IN BIT;
       TUG3: OUT BIT_VECTOR(1 TO 8));
END mult_tug2;
    
```




Figura 5.13 : Ilustração do Componente *mult_tug2*

Entidade *mult_tug3* (Multiplexador de TUG-3.)

Declaração de Entidade em VHDL:

```

ENTITY mult_tug3 IS
  PORT(TUG3_1, TUG3_2, TUG3_3: IN BIT_VECTOR(1 TO 8);
       cont_3_tug3: IN INTEGER;
       T0: IN BIT;
       carga_vc4: OUT BIT_VECTOR(1 TO 8));
END mult_tug3;
    
```




Figura 5.14 : Ilustração do Componente *mult_tug3*


Entidade *insere_H4* (Gerador e Inseridor de Byte H4.)

Declaração de Entidade em VHDL:

```

ENTITY insere_h4 IS
  PORT(carga_vc4: IN BIT_VECTOR(1 TO 8);
        linha_local, coluna_local, ind_subq_local: IN INTEGER:=0;
        T0: IN BIT;
        VC4: OUT BIT_VECTOR(1 TO 8));
END insere_h4;

```


Figura 5.15 : Ilustração do Componente *insere_h4*Entidade *sat* (Adaptação de Seção Multiplex na Transmissão.)

Declaração de Entidade em VHDL:

```

ENTITY sat IS
  PORT(VC4: IN BIT_VECTOR(1 TO 8);
        linha_local, coluna_local: IN INTEGER:=0;
        T0, inic_vc4, just_p, just_n: IN BIT;
        AU4: OUT BIT_VECTOR(1 TO 8));
END sat;

```


Figura 5.16 : Ilustração do componente *Sat*

Entidade *control_local* (Gerador de Sinais de Controle Local.)

Declaração de Entidade em VHDL:

```
ENTITY control_local IS
  PORT(T0: IN BIT;
        linha_local, coluna_local, ind_subq_local, cont_3_tug3,
        cont_7_tug2, cont_3_tu12, ender_tu12_local: BUFFER INTEGER:=0;
        inic_vc4_local, clk_tug3_local, clk_tug2_local, clk_tu12_local, inic_vc12_local: BUFFER BIT);
END control_local;
```


Figura 5.17 : Ilustração do Componente *Control_local*



5.2.2 Realização do Enlace#1:

Fazendo-se uma conexão do *trasm_vc12* com o *des_vc12*, tem-se a ligação entre o equipamento de transmissão e Recepção numa topologia ponto a ponto. São gerados 63 sinais VC12 com dados hexadecimais que entram no equipamento terminal multiplex de transmissão saindo na forma de STM-1. Entre o *trasm_vc12* e o equipamento *des_vc12* tem-se um simulador de meio físico que provoca mudanças de fase no agregado STM-1. Na recepção, o equipamento de desmapeamento faz a retirada dos 63 tributários. Os dados são armazenados em arquivos para uma posterior análise. A figura 5.18 mostra o diagrama em blocos do enlace#1. Foram usadas duas referências de relógio nas simulações; uma referência que se baseia em um sinal de relógio externo alimentando os dois pontos do enlace, simulando a sincronização entre os equipamentos, e uma outra referência de relógio interna para verificar o SLIP; nesta referência teremos o equipamento remoto recebendo um relógio externo e o equipamento local operando com relógio interno no modo free-running.

Figura 5.18 : *Enlace#1*



Gerador de Sinais VC12

Este bloco gera uma sequência de bytes na ponta do enlace que devem ser recebidas do outro lado sem alterações. Estes bytes já estão na forma de Virtuais Containers de pequena ordem com seus 35 bytes por quadro STM-1. Estes virtuais containers estão todos equipados, ou seja, transportam carga útil em suas estruturas bem como cabeçalho e enchimento. Os dados de saída deste gerador são da seguinte forma:

- VC12_01=01,02,03,04,05.....63;
- VC12_02=02,03,04,05.....63,01;
- VC12_03=03,04,05.....63,01,02;
- VC12_04=04,05,.....63,01,02,03;
- VC12_05=05,.....63,01,02,03,04

Isto se segue para os 63 tributários.

Modelo em VHDL:

```
ger_sinais_vc12:PROCESS(clk_tu12_local_a,inic_vc12_local_a)
BEGIN
  IF(clk_tu12_local_a = '1') AND (clk_tu12_local_a'EVENT)AND(ender_tu12_local_a ≠ 0) THEN
    FOR i IN 62 DOWNTO 1 LOOP
      VC12(i) <= VC12(i +1) AFTER 2ns;
    END LOOP
    VC12(63) <= VC12(1) AFTER 2ns;
  END IF;
  IF(inic_vc12_local_a = '1')AND(inic_vc12_local_a'EVENT) THEN
    FOR i IN 1 TO 63 LOOP
      VC12(i)<=inteiro_pra_byte(i);
    END LOOP;
  END IF;
END PROCESS;
```

Simulador de Meio Físico

Este bloco provoca apenas uma inversão de fase no clk do sinal recebido considerando que não ocorreu wander ou jitter.

Modelo em VHDL:

```

ger_coluna_linha_b:PROCESS(Ta)
BEGIN
    IF (Ta = '1')THEN
        coluna_b <= coluna_local_a;
        linha_b <= linha_local_a;
    END IF;
END PROCESS;
T1_b <= NOT(Ta);
STM1_b <= AU4_a;

```

Relógio

Este sinal é gerado a fim de se registrar certos fenômenos que ocorrem durante as simulações.

Modelo em VHDL:

```

relógio:PROCESS
BEGIN
    WAIT FOR 10 ns;
    tempo <= tempo+1.0e-9;
END PROCESS;

```

5.2.3 Simulações no Enlace#1

O ITU-T recomenda limite máximo de 4.6ppm de variação de relógio quando operando em **free-running**. Foi feita uma simulação onde utilizou-se um relógio com variação de 46 ppmil, para se obter mais rapidamente o resultado nas simulações.

Relógios Ta, Td e clk_c12_local_teste:

```
Ta <= NOT(Ta) AFTER 24.589067504 ns;
```

```
Td <= NOT(Td) AFTER 24.589067504 ns;
```

```
clk_c12_local_teste <= NOT(clk_c12_local_teste) AFTER 1953.125 ns;
```

Cálculos:

- $T_a \times 46 \text{ ppmil} = 7.153.920 \text{ b/s};$
- $\text{taxa} = 7.153.920 + 155.520 \text{ kb/s} = 162.673.920 \text{ b/s};$

$$\text{taxa} = 2.048.000 \times 46 \text{ ppmil} + 2.048.000 \text{ kb/s} = 94.208 \text{ b/s} + 2.048.000 \text{ kb/s} = 2.142.208 \text{ b/s}$$

5.2.4 O Fenômeno do SLIP

Nos cálculos acima, o relógio de escrita terá um valor de 2.142 kb/s e o de leitura com 2048 kb/s; com isto observa-se que o relógio de escrita na memória elástica de desmapeamento vai ser bem mais rápido que o de leitura, ou seja, a memória elástica irá em direção a estourar rapidamente. Como nesta simulação os sinais dos tributários são considerados síncronos, não necessitando de grande memória elástica, é certo que com a perda de uma referência externa a memória irá transbordar, ocorrendo o SLIP. Nesta nossa simulação utilizou-se uma memória elástica grande para que o fenômeno do slip pudesse ser observado.

Seguindo as idéias do item 4.2.10 estabeleceu-se um limiar para que o SLIP fosse do tipo controlado, através de uma adaptação na memória elástica de desmapeamento. Aqui fixou-se um limiar superior de 59 bytes e um inferior de 5 bytes, com a fase da memória elástica partindo de 32(diferença entre o endereço de escrita e o de leitura) , maiores esclarecimentos podem ser obtidos no capítulo 4.

O tempo para que ocorra o 1º SLIP é de:

- $(32-5) \times 8 = 216$ bits ver figura 4.11.
- Tempo = $216/94.208 = 2.3$ ms em média;

ou seja:

Nº quadros = $2,3 \text{ ms} / 125 \mu\text{s} = 18$ quadros.


O Registro de SLIP:

Pode-se observar na figura 5.19 que quando a fase está em 59, ou seja o endereço de escrita está próximo do de leitura, ocorre um salto para a frente de 32 bytes no endereço de leitura, fazendo com que a fase passe para 28. Observa-se também que a fase começa a aumentar; isto já era esperado pois fizemos o relógio na origem ser mais rápido que o relógio local. Conforme os cálculos anteriores, SLIPS devem ocorrer dentro de intervalos de **aproximadamente 2.3 ms. (Aproximadamente devido às muitas variações que ocorrem na entrada dos dados na memória elástica).** Este fenômeno realmente ocorre quando os tributários são síncronos e os relógios estão em modo livre, como foi observado.

Na observação do gráfico da figura 5.19 verifica-se o tempo entre dois SLIPS:

$(43.35491\text{ms} - 40.86666\text{ms} = 2.48 \text{ ms})$

Figura 5.19 : Registro do SLIP



5.2.5 Retirada dos Canais Síncronos de Byte Com Relógio Local

Uma análise gráfica será feita, logo a seguir, para verificar a retirada simples de 32 canais em $125\mu s$.

A figura 5.20 mostra, logo abaixo, a retirada completa dos 32 canais.

A figura 5.21 mostra o comportamento da fase.

Observações Gráficas:

Na figura 5.20:

Observa-se que entre os dois primeiros tempos ($12.33577ms - 12.21078ms = 124.99\mu s$) tem-se a retirada de 32 canais síncronos começando com o dado 06 indo até o dado 37 perfazendo os 32 canais.

Após a retirada do último dado deste C12 (37) tem-se o desconto dos bytes de cabeçalho e enchimento que correspondem aos valores 38,39,40. O próximo quadro começa com o dado 41 indo até o dado 09 com os tempos de ($12.46077ms - 12.33577ms = 125\mu s$) perfazendo também os 32 canais.

Se observarmos o gráfico da figura 5.19 verificamos que a cada retirada de 32 canais corresponde o tempo de $125\mu s$ e retirada completa dos bytes de cabeçalho e enchimento. Observe que o comportamento de retirada dos canais se repete dentro de um intervalo de $500\mu s$, ou seja, a cada multiquadro.

Na figura 5.21:

Uma observação importante a ser feita, neste caso, é que a fase tende a subir em direção a “estourar” a memória elástica, isto era esperado já que o relógio de escrita foi gerado de forma que fosse bem mais rápido que o de leitura.

Pode-se entender os instantes em que o relógio de escrita dá uma parada, devido aos bytes de cabeçalho e enchimento que não são escritos na memória elástica quando a fase da memória elástica começa a diminuir, isto é mostrado no tempo 30452 ms quando a fase cai de 36 para 35. O relógio de escrita na memória elástica possui buracos e o relógio de leitura é constante.

Observação:

- Fazendo-se alguns cálculos podemos verificar alguns detalhes referentes ao gráfico da fase.

O relógio de escrita chega com uma frequência de +94208 Hz na memória elástica de desmapeamento.

$$94.208 \text{ b/s} = 11,776 \text{ bits a cada } 125\mu\text{s}.$$

Em $500\mu\text{s}$ teríamos 47,104 bits sendo colocados a mais na memória elástica. Isto corresponde a um aumento na fase de um valor de 6. Se observarmos no gráfico da fase entre o tempo de 12.21078ms e 12.71077ms verificamos que a fase aumenta de 32 para 38, tendo um aumento de 6 como foi calculado a pouco.

5.2.6 Retirada de Dados Com Referência Externa de Relógio

Uma outra análise a ser feita, é a de comparar dados que entram em um lado da memória elástica de desmapeamento e os dados que saem desta memória. Esta simulação será com os relógios dos equipamentos trabalhando nos valores nominais, ou seja, sem variações entre o relógio remoto e o relógio local, usando uma fonte externa para sincronizar os equipamentos, sendo que esta fonte é a mesma para os dois equipamentos. Os equipamentos estão trabalhando como se um relógio primário de referência fosse usado diretamente nos equipamentos da rede.

Relógios Ta, Td e clk_c12_local_teste:

$$T_a \leq \text{NOT}(T_a) \text{ AFTER } 25.720164609 \text{ ns};$$

$$T_d \leq \text{NOT}(T_d) \text{ AFTER } 25.720164609 \text{ ns};$$

$$\text{clk_c12_local_teste} \leq \text{NOT}(\text{clk_c12_local_teste}) \text{ AFTER } 1953.125 \text{ ns};$$

Quando ocorre a escrita de um dado em uma memória elástica, o dado irá assumir uma posição determinada pelo endereço de escrita, o mesmo ocorre quando se faz a leitura deste dado, ou seja, vai-se ler este dado em uma posição determinada pelo endereço de leitura que depende da fase desta memória elástica. Para saber se os dados que saem da memória elástica estão corretos, deve-se registrar os dados de entrada, a fase desta memória e os dados de saída. Se para um determinado dado

de entrada a fase tem o valor 32, este mesmo dado deverá sair em aproximadamente 32 bytes depois ou 125 μs , se a fase estiver com o valor 34 o dado deverá sair em aproximadamente 34 bytes depois ou 132 μs .Daí deduz-se que:

32 bytes - 125 μs


X bytes - Y μs ;

A figura 5.22 mostra como é a retirada dos bytes de C12.

O primeiro gráfico da figura 5.22 mostra a escrita de dados úteis na memória elástica e a fase correspondente em relação à leitura. Este são os dados que foram gerados e processados.

O segundo gráfico mostra a retirada dos dados através do relógio de leitura na forma de byte(C12), o objetivo é verificar a correta retirada destes dados. A seguir mostramos como se interpreta estes gráficos, utilizando alguns cálculos para verificar a correta retirada dos dados.

Figura 5.22 : Retirada Correta dos Canais



Cálculos

Dados de entrada:

- VC12=30 _ tempo(ms)=4.000310 _ fase = 34;
- VC12=36 _ tempo(ms)=4.020810 _ fase = 35;
- VC12=38 _ tempo(ms)=4.028130 _ fase = 35;
- VC12=44 _ tempo(ms)=4.051570 _ fase = 34;
- VC12=48 _ tempo(ms)=4.065240 _ fase = 32;

Dados de saída:

- C12=30 _ tempo(ms)=4.13275;
- C12=36 _ tempo(ms)=4.15619;
- C12=38 _ tempo(ms)=4.16400;
- C12=44 _ tempo(ms)=4.18744;
- C12=48 _ tempo(ms)=4.19135;

Para verificar se os dados retirados estão corretos basta subtrair o tempo de C12 pelo de VC12 do respectivo dado e comparar com o tempo dado pela fase.

- $4.13275\text{ms} - 4.000310\text{ms} = 132.44\mu\text{s}$;
- $4.15619\text{ms} - 4.020810\text{ms} = 135.4\mu\text{s}$;
- $4.16400\text{ms} - 4.028130\text{ms} = 135.87\mu\text{s}$;
- $4.18744\text{ms} - 4.051570\text{ms} = 135.87\mu\text{s}$;
- $4.19135\text{ms} - 4.065240\text{ms} = 126.11\mu\text{s}$;

Observe que entre os tempos ($4.31635\text{ms}-4.19135\text{ms}=125\mu$) (**Gráfico do Conteúdo de C12**) retira-se exatamente 32 canais. Os blocos funcionais, descritos no capítulo 4 para uma rede SDH, podem ser implementados das mais variadas formas, inclusive simulando redes em anel com a retirada de tributários de 2 Mb/s, em algumas estações, e a continuação da informação para outras estações do enlace. Optou-se, no exemplo anterior, por uma simulação simples para verificar o tráfego dos dados a nível de STM-1 e a retirada de canais através do mapeamento síncrono de byte. Os equipamentos SDH estão sendo implementados basicamente para o mapeamento de tributários síncronos, seria interessante desenvolver uma placa que aceita-se os tributários síncronos e plesiócronicos utilizando dois tipos de mapeamento. A seguir tem-se um exemplo de um equipamento que aceitaria os dois tipos de tributários através da interpretação dos bytes do POH de VC12.

5.3 Retirada de Sinais Utilizando Mapeamento Síncrono/Assíncrono de 2048 kb/s.

Nesta parte do trabalho mostra-se uma outra rede que possibilita a retirada tanto de tributários síncronos quanto assíncronos, onde os seus sinais serão retirados de forma serial, ou seja, na forma de bit.


5.3.1 Desmapeamento Síncrono/Assíncrono

5.3.2 Realização do Enlace#2

Este é um outro arranjo de blocos funcionais de forma a se ter um equipamento que faça a retirada de sinais síncronos e assíncronos. Da mesma forma que foi feito anteriormente, vamos mostrar as entidades que formam este equipamento; são estas entidades responsáveis pelo desmapeamento (O diagrama de blocos da figura 4.31 no capítulo 4 mostra o desmapeamento Síncrono/Assíncrono). O sinal entra em uma ponta do equipamento na forma de um STM1-byte, é submetido às operações de adaptação, demultiplexação e desmapeamento síncrono/assíncrono tendo na sua saída um sinal de 2048 kb/s em forma de bit. Este sinal é codificado através de um codificador HDB3, por exemplo, e liberado para a linha. A figura 5.23 mostra o diagrama de blocos deste equipamento. Não temos conhecimento se este tipo de equipamento, que aceita tanto tributários síncronos quanto assíncronos, tenha sido

implementado pelos fabricantes. Aqui será feita uma simulação com a retirada de tributários, mas sem ocorrer as justificações de mapeamento nos bits S1 e S2 que são características da PDH. Os blocos funcionais desenvolvidos anteriormente[2] foram: sar,control_vc4,dmult_vc4,dmult_tug3,dmult_tug2. Os demais blocos foram desenvolvidos neste trabalho.

Figura 5.23 : Desmapeamento Síncrono/Assíncrono



ENTIDADES:

Entidade *adapt_vc12_r_bit* (Adaptador de VC12 na Recepção-bit.)

Declaração de Entidade em VHDL:

```

ENTITY adapt_vc12_r_bit IS
    PORT(TUG2: IN BIT_VECTOR(1 TO 8);
        ind_subq, ind_subq_local_bit, ender_tu12_local_bit, coluna_vc4, linha_vc4: IN INTEGER:=0;
        clk_tu12, clk_tu12_local_bit: IN BIT;
        just_p, just_n, inic_vc12, clk_vc12_bit: BUFFER BIT;
        fase: BUFFER INTEGER:=0;
        VC12_bit: OUT BIT_VECTOR(1 TO 8));
END adapt_vc12_r_bit;

```




Figura 5.24 :Ilustração do Componente *adapt_vc12_r_bit*

Entidade *lpa_r_sin_ass* (Rescepção de VC12 sin/ass)


Declaração de Entidade em VHDL:

```

ENTITY lpa_r_sin_ass IS
    PORT(VC12_bit: IN BIT;
        clk_vc12_bit, inic_vc12_rel_leit_local: IN BIT;
        sinal: OUT BIT;
        clk_sinal, inic_sinal: OUT BIT);
END lpa_r_sin_ass;

```

Figura 5.25 : Ilustração do componente *lpa_r_sin_ass*




Entidade *control_local_bit* (Gerador de Sinais de Controle Local bit.)

Declaração de Entidade em VHDL:

```

ENTITY control_local_bit IS
  PORT(T0: IN BIT;
        ender_stm1_local_bit, ind_subq_local_bit, cont_3_tug3_bit,
        cont_7_tug2_bit, cont_3_tu12_bit, ender_tu12_local_bit: BUFFER INTEGER:=0;
        inic_vc4_local_bit, clk_tug3_local_bit, clk_tug2_local_bit, clk_tu12_local_bit: BUFFER BIT);
END control_local_bit;
    
```


Figura 5.26 : Ilustração do Componente *control_local_bit*



5.3.3 Simulações no enlace#2:

Também utiliza-se aqui o *equip_a* interligado através do simulador de meio físico com o equipamento *des_vc12_sin_ass*. Estes dados serão registrados e analisados. A figura 5.27 mostra o enlace#2.

Figura 5.27 : *Enlace#2*



O ITU-TSS recomenda que para sistemas plesiócrosos os relógios devem trabalhar com uma variação máxima de 50 ppm e esta será usada no relógio remoto. O relógio local terá valor nominal. A diferença é que agora tem-se um relógio local de leitura na forma de bit `rel_leit_bit`. Após a demultiplexação de um sinal agregado, a interpretação do POH de VC₁₂ define se tributários são síncronos ou assíncronos. Conforme esta interpretação teremos um ou outro tipo de desmapeamento. A gerência de rede é quem define o tipo de tributário, atuando no byte V5.. Fez-se com que o POH de VC₁₂ tivesse valores correspondentes a L₁=1,L₂=0,L₃=0 configurando um mapeamento síncrono, mas outros valores de POH podem ser usados para que configure um mapeamento assíncrono.

Relógios Ta, Td e rel_leit_bit:

`Ta <= NOT(Ta) AFTER 25.718878665 ns;`

`Td <= NOT(Td) AFTER 25.718878665 ns;`

`rel_leit_bit <= NOT(rel_leit_bit) AFTER 244.140625000 ns;`

Nesta fase vamos mostrar a retirada correta dos dados em forma de bit. A figura 5.28 mostra os gráficos dos dados de entrada na memória elástica (VC₁₂) e os dados de saída. Também aqui deve-se analisar os dados que entram no `lpa_r_sin_ass`, a `fase_bit` e os dados de saída (`C12_bit`), pois o raciocínio é o mesmo seguido nas simulações anteriores, ou seja, sabendo-se o dado de entrada e a fase pode-se perfeitamente dizer onde estará o dado de saída.

Para verificar se os dados estão sendo retirados corretamente basta seguir a fórmula abaixo.

- $tempo_dado_saida = tempo_dado_entrada + (fase_bit \times 1/2048 \text{ kb/s});$

Seguindo a equação:

Para dado de VC_{12_01} = 30(00011110);


Para fase da memória=33;

$$tempo_dado_saida = 4.000310ms + (33 \times 1/2048 \text{ kb/s}); \quad tempo_dado_saida = 4.016423ms;$$

Observe que o primeiro dado desmapeado inicia com o tempo = 4.016170ms

com uma pequena diferença em relação ao valor 4.016423ms, e a sequência de bits mostra o valor 30(Dados de Saída=00011110). Uma simples observação da figura 5.28 mostra que os dados estão saindo de forma correta. Estes dados seguem para a interface óptica para a transmissão. Estas simulações foram feitas de forma que não ocorresse justificação de mapeamento, ou seja, interpretar informação e enchimento nos bits S1 e S2 respectivamente, lembrando que em operação normal S1 carrega enchimento e S2 carrega informação. No próximo capítulo teremos algumas conclusões importantes a respeito dos estudos anteriores.

Figura 5.28 :Retirada da Carga Útil bit.



Capítulo 6

Conclusões

6.1 Conclusões

Neste trabalho, desenvolvemos vários estudos relativos à Hierarquia Digital Síncrona, com enfoque especial para mapeamentos e desmapeamentos nos níveis de 2Mb/s e 64 Kb/s. Também mostramos equipamentos para a retirada de sinais síncronos com fontes distintas de sincronismo. Estudou-se o desenvolvimento de um bloco funcional tanto para tributários síncronos quanto assíncronos em função destes estudos deduziram-se as seguintes conclusões:

No capítulo 3:

Apresentamos formulações para canais de 64 Kb/s mapeados em containers VC-12 e VC-11. No mapeamento síncrono de byte tem-se a visibilidade direta de canais de 64kb/s, uma formulação específica que possibilite a retirada direta destes canais pode ser útil em certos equipamentos SDH, como os ADM's de grande porte. O acesso rápido a um determinado canal, dentro deste equipamento, reduziria as operações de demultiplexação, utilizada em todos os níveis desta hierarquia. Um outro exemplo de utilização, seria o acesso a um determinado byte V5 de um

certo tributário que vem por um agregado de um terminal remoto. Com este acesso, pode-se determinar o tipo de mapeamento que foi utilizado por este VC, sem passar por algumas etapas de demultiplexação. Enfim, pode-se desenvolver, com estas formulações para 2Mb/s e 1.5 Mb/s (considerando que o mapeamento é do tipo síncrono de byte), dispositivos de processamento paralelo que acessem estas informações com maior velocidade. As formulações podem ser úteis também para acessar rapidamente as funções de gerenciamento. Através dos pontos Sn, retirados dos POH's dos VC's e SOH, sendo reportadas informações de falha, desempenho, configuração a SEMF e depois a MCF, que, por sua vez, alimenta, pela interface Q, o Centro de Gerenciamento de Rede(CGR).

No capítulo 4:

Foram desenvolvidos os blocos funcionais em linguagem VHDL com o objetivo de montar equipamentos para o estudo da HDS. Desenvolveram-se blocos para a Recepção Síncrona , Recepção Síncrona/Assíncrona, com um destaque especial para os blocos LPA_R e lpa_r_sin_ass.

No capítulo 5:

Foram estudadas ocorrências de SLIP. Conclui-se que para equipamentos SDH com entradas de tributários síncronos, se ocorrer a perda de síncronismo, passando os equipamentos a operar com relógio interno e pelo fato de as memórias elásticas usadas nestes equipamentos serem de pequeno porte (preve-se na literatura que para mapeamento síncrono de byte deve-se usar uma memória elástica de pequeno porte, somente para acomodar variações de fase lentas "wander")

e variações rápidas “jitter”), o fenômeno do SLIP ocorrerá. Os escorregamentos nas nossas simulações foram de um número inteiro de quadros, ou seja, o slip foi do tipo controlado; portanto, as memórias elásticas usadas por estes equipamentos devem prever este fenômeno.

A retirada correta dos dados para mapeamento síncrono de byte demonstrou a correta simulação de um enlace ponto a ponto de 155 Mb/s com os relógios dos equipamentos utilizando uma fonte de sincronismo externa. Quando as simulações foram feitas com os relógios em sincronismo, observou-se que a fase da memória elástica de desmapeamento aumenta muito lentamente, permanecendo quase constante. Deve-se usar um PLL na saída da memória elástica de desmapeamento; com isto, o relógio de leitura acompanha as variações do relógio de escrita e dados não deixarão de ser lidos.

Os atuais equipamentos SDH possuem somente entradas para tributários síncronos da rede PDH mas conforme as normas do ITU-TSS seria possível distinguir o tipo de carga útil transportada pelo VC através da interpretação do byte V5, com o desenvolvimento do bloco funcional para desmapear sinais síncronos e assíncronos e suas simulações ficou demonstrado que é possível o desenvolvimento de bloco de mapeamento/desmapeamento híbrido, ou seja, tanto para sinais síncronos quanto para sinais assíncronos. Este tipo de bloco funcional aparentemente ainda não foi implementado pelos fabricantes. Pode-se usar o bloco funcional descrito no capítulo 4 item 4.3.6 como modelo.

Futuros Trabalhos

- **Realizar a nível de ASIC os circuitos já descritos em VHDL.** Tem-se varias ferramentas que possibilitam chegar ao desenvolvimento de um chip partindo-se do desenvolvimento de um sistema em alto nível. Deixo como sugestão utilizar as ferramentas de síntese da Menthor Graphics ou da Synopsys para desenvolver circuitos integrados. No caso de se querer um desenvolvimento rápido de um chip, a sugestão é que se utilize as ferramentas da Altera para FPGA.
- **Desenvolver um processamento paralelo para retirada de canais específicos tomando como base os desenvolvimentos matemáticos feitos no capítulo 3.**
- **Desenvolver os demais blocos funcionais da HDS, especificamente os blocos de gerenciamento.**

Bibliografia

- [1] Recomendação G.70X-Network Node interface for Synchronous Digital Hierarchy, ITU TSS, 1994.
- [2] Macedo A. S., "Modelos em VHDL para Equipamentos da Hierarquia Digital Síncrona", Tese Mestrado-Unicamp, 1993.
- [3] Perry D. L., "VHDL", McGraw-Hill, 1991.
- [4] Fudoli, T.R.T., "Redução de Jitter de justificação na Hierarquia Digital Síncrona, Tese Mestrado-Unicamp, 1992.
- [5] Armstrong J.R., "Chip-Level Modeling with VHDL", Prentice Hall, 1989.
- [6] V8.0 An Introduction to Modeling in VHDL Student Workbook, Mentor Graphics, 1994.
- [7] Synchronous Transmission Systems, Northern Telecom, 1994.
- [3] Lamport L., "Latex: A Document Preparation System, Addison-Wesley Publishing Company, 1986.
- [9] SDH- Introdução a Rede Síncrona.
UNICAMP-Curso de Pós-Graduação.
Prof. Rege R. Scarabucci.
- [10] Machado, Luis Flávio Collares; Scarabucci, Rege Romeu: Mathematical Representation for DS0 in SDH and SONET-Paper submetido ao 15TH INTERNATIONAL TELETRAFFIC CONGRESS, Washington, D.C., USA, 1996.
- [11] Machado, Luis Flávio Collares; Scarabucci, Rege Romeu: Mapeamento Síncrono Utilizando VHDL: Trabalho apresentado no SEGUNDO WORKSHOP IBERCHIP, São Paulo, Brasil, 1996.