

Armando Gomes da Silva Júnior

Engenheiro Elétrico, modalidade Eletrônica .

Universidade de Brasília, 1977.

" UM SISTEMA DE MODELAGEM AUTOMÁTICA DE
CIRCUITOS INTEGRADOS DIGITAIS MOS "

Dissertação apresentada à Faculdade de
Engenharia de Campinas da UNICAMP para
a obtenção do título de "Mestre em En-
genharia Elétrica" .

Orientador: Dr. Carlos Ignácio Zamitti Mammama

Universidade Estadual de Campinas

Faculdade de Engenharia de Campinas

Departamento de Engenharia Elétrica

Laboratório de Eletrônica e Dispositivos

Novembro de 1980

UNICAMP
BIBLIOTECA CENTRAL



AUTENTICACION PARA UNO A CINCOING TONOS FUENTES. A PRE-

ÇO DE CUSTO, NÍVEL DE TEST E INTERFERÊNCIAS

Este trabalho foi realizado com o apoio financeiro das seguintes entidades:

CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior.

TELEBRÁS - Telecomunicações Brasileiras S/A, através do contrato UNICAMP/

TELEBRÁS/FTPT 143/76.

Classif.	T
Autor	Si 38s
V.	Ex.
Ex.	
Tombo EC	3740

CM-00030997-2

Para CRISTINA.

Agradeço a todos os amigos que deram relevantes contribuições para o desenvolvimento deste trabalho.

RESUMO.

Dada a viabilidade do projeto automático de circuitos integrados digitais dedicados, foi desenvolvido no Laboratório de Eletrônica e Dispositivos (LED) o SPA-D - Sistema de Projeto Automático de Circuitos Integrados Digitais.

Tal sistema caracteriza-se pelo emprego de uma coleção de padrões básicos, denominados microblocos, para a geração de um layout regular para o circuito integrado.

Neste trabalho, apresenta-se o desenvolvimento de um sistema de modelagem automática de circuitos integrados digitais MOS, integrado ao SPA-D .

Os parâmetros elétricos associados ao processo de confecção são calculados através do programa CAPETA, que utiliza os dados decorrentes da simulação do processo ou dados estatísticos sobre o mesmo.

Com os parâmetros elétricos decorrentes do estado termodinâmico do processo de fabricação, das dimensões das máscaras dos microblocos, dos grafos dos circuitos equivalentes e dos algoritmos de dimensionamento dos modelos dos microblocos, obtêm-se automaticamente, via computador, o circuito elétrico equivalente dos microblocos através do programa AUTOMOS.

A descrição do circuito equivalente é armazenada no formato sintático adequado para a interpretação pelo simulador elétrico, que irá verificar o comportamento elétrico estático e transiente do circuito construído.

Um exemplo de aplicação em uma tecnologia PMOS de porta metálica é apresentado, como caso de estudo .

ÍNDICE

I . INTRODUÇÃO .

Introdução	1
Referências	2

II. O SISTEMA .

O Sistema	3
Referências	10

III. CÁLCULO DOS PARÂMETROS ELÉTRICOS DOS MICROBLOCOS.

3.1. Os Programas de Simulação Elétrica	11
3.2. O Modelo Utilizado para o Transistor MOS	12
3.3. Os Parâmetros Necessários	15
3.4. O Programa Calculador de Parâmetros Elétricos de Transistores MOS e Parasitas Associados	16
3.5. O Simulador de Processos e o Acesso a seus Resultados.....	18
3.6. Cálculo do Potencial de Barreira da Junção e da Capacitância de Depleção (PHI,CJUN,CJO) pelo CAPETA	21
3.7. As Opções para a Modelagem da Mobilidade	25
3.8. Modelagem das Capacitâncias de Porta do Transistor MOS	28
3.9. Os Modelos para o Efeito de Modulação do Canal	33
3.10. Cálculo da Difusão Lateral Efetiva	37
3.11. Cálculo da Resistência de Contato	41
3.12. Cálculo do Potencial de Superfície e Parâ- metros Relacionados	44
3.13. Cálculo da Tensão de Limiar	49
3.14. Geração do Arquivo de Parâmetros Elétricos	56
Referências	57

IV . A MODELAGEM AUTOMÁTICA DOS MICROBLOCOS.

4.1. O Programa de Modelagem Automática	60
4.2. A Interação do Programa AUTOMOS com os Arquivos Auxiliares	60
4.3. Estrutura do AUTOMOS	62
4.4. Caso de Estudo: Um Exemplo de Aplicação	65
4.5. Modelagem dos Microblocos	67
4.6. Formação do Arquivo de Grafos <GRF>	86
4.7. Formação das Subrotinas de Cálculo dos Parâmetros <MEM>	88
Referências	90

V .	ESTRUTURAS DE TESTE PARA AQUISIÇÃO DOS PARÂMETROS DOS MODELOS.	
5.1.	Objetivos da Caracterização e Aquisição dos Parâmetros dos Modêlos	91
5.2.	Estruturas de Testes para Aquisição dos Parâmetros Elétricos	92
5.3.	Verificação do Comportamento Elétrico dos Microblocos	99
	Referências	103
VI .	CONCLUSÕES	106
APÊNDICE A	- O Algoritmo Utilizado para o Cálculo do Potencial de Barreira e da Capacitância de Depleção	A.1
APÊNDICE B	- Algoritmo Utilizado para o Cálculo da Difusão Lateral Efetiva	A.6
APÊNDICE C	- Algoritmo Empregado para o Cálculo do Potencial de Superfície, da Concentração Efetiva do Substrato e da Carga da Região de Depleção do Substrato (sob a porta)	A.8
APÊNDICE D	- Cálculo das Resistências dos Circuitos Equivalentes dos Microblocos	A.12
	Referências	A.24
APÊNDICE E	- Estrutura Padrão para as Subrotinas de Dimensionamento dos Circuitos Elétricos Equivalentes dos Microblocos	A.25

LISTA DE SÍMBOLOS.

ARG1, ARG2.....	Coeficientes da equação para a modulação do canal.
B.....	Terminal do substrato.
CCAMP.....	Capacitância do óxido espesso por unidade de área.
C_D	Capacitância do diodo.
C_{DB}	Capacitância da junção dreno-substrato.
CFITA.....	Capacitância do óxido crescido sobre a difusão, por unidade de área.
C_{GB}	Capacitância entre porta e substrato.
C_{GD}	Capacitância entre porta e dreno.
C_{GS}	Capacitância entre porta e fonte.
CJO.....	Capacitância do diodo para polarização nula.
CJUN.....	Capacitância de junção para polarização nula, por centímetro quadrado.
C_O	Capacitância da porta.
C_{ox}	Capacitância do óxido fino da porta por unidade de área.
COX.....	Capacitância do óxido de porta por centímetro quadrado.
C_{SB}	Capacitância da junção fonte-substrato.
CSS.....	Corrente de saturação da junção.
D.....	Terminal do dreno.
DNB.....	Concentração efetiva do substrato (cm^{-3}).
DLEF.....	Difusão lateral efetiva.
$E, E(x)$	Campo elétrico e campo elétrico em função da distância.
E_{co}	Campo crítico do limiar da saturação de velocidade.
E_L	Campo elétrico lateral do canal.
E_N	Campo elétrico normal ao canal.
$\bar{E}_s$	Campo elétrico médio normal ao canal.
ESAT.....	Campo crítico para saturação de velocidade.
E_{so}	Campo elétrico limite da redução da mobilidade.
F	Fator de correção de Q_B para canal curto.
FIELD1, FIELD2....	Primeiro e segundo coeficiente da equação para a mobilidade.
G	Terminal da porta.
G_{CEN}	Condutância da parte central do corpo de um resistor difundido.
GDS.....	Parâmetro de especificação da equação da modulação do canal.
G_{LAT}	Condutância da parte lateral do corpo de um resistor difundido.

G_N	Condutância da parte lateral do corpo de um resistor difundido por unidade de comprimento.
I_D	Corrente do diodo.
I_{DS}	Corrente de dreno.
I_{DSAT}	Corrente de dreno na região de saturação.
I_{DSAT}^*	Corrente de dreno no início da região de saturação.
I_{ss}	Corrente de saturação do diodo.
J_S	Densidade de corrente de saturação da junção.
K	Constante de Boltzman.
K_S	Constante dielétrica relativa do silício.
K_{OX}	Constante dielétrica relativa do óxido de silício.
L	Comprimento do canal.
N	Concentração líquida de impurezas (cm^{-3}).
N_A	Concentração de impurezas aceitadoras (cm^{-3}).
N_B	Concentração de impurezas do substrato, onde está colocado o contato (referência).
N_D	Concentração de impurezas doadoras (cm^{-3}).
n_i	Concentração intrínseca de portadores (cm^{-3}).
N_{SUB}	Concentração do substrato (cm^{-3}).
N_{SUB}^*	Concentração efetiva do substrato (cm^{-3}).
Φ_I	Potencial da barreira da junção.
q	Carga eletrônica.
Q_B	Carga fixa total da região de depleção.
Q_B'	Carga fixa efetiva total da região de depleção.
Q_g	Carga total associada à porta.
Q_{ss}	Densidade de carga fixa efetiva na interface Si-SiO ₂ .
R_C	Resistência de contato.
R_{CV}	Resistência de contato vertical.
R_D	Resistência série de dreno.
R_{HOC}	Resistividade de contato.
R_{LAT}	Resistência da parte lateral do corpo de um resistor difundido.
R_M, R_{MET}	Resistência de folha por quadrado da metalização.
R_{QUAD}	Resistência de folha por quadrado da difusão.
R_S	Resistência de folha por quadrado da difusão.
R_S	Resistência série de fonte.
S	Terminal da fonte.
T	Temperatura em graus Kelvin.
t_{ox}	Espessura do óxido fino.
UB	Valor da mobilidade para campos normais baixos.
V_B	Potencial do substrato.

V_C	Tensão correspondente ao campo elétrico crítico de saturação de velocidade dos portadores no canal.
V_D	Potencial do dreno.
V_{DS}	Tensão dreno-fonte.
V_{DSAT}	Tensão de saturação.
V_{DSV}	Tensão de saturação, incluindo-se o efeito de saturação de velocidade.
V_{FB}	Tensão de banda plana.
V_G	Potencial da porta.
V_{GS}	Tensão porta-fonte.
V'_{GS}	Tensão efetiva de porta ($V'_{GS} = V_{GS} + \frac{Q_{ss}}{C_{ox}}$)
V_{ox}	Tensão no óxido.
v_s	Velocidade máxima do portador no canal.
V_S	Potencial da fonte.
V_{SB}	Tensão fonte-substrato.
V_T	Tensão de limiar da região de óxido fino.
V_{TO}	Tensão de limiar (óxido fino) para polarização nula do substrato.
V_{XO}	Tensão de limiar (óxido espesso), sem polarização do substrato.
X_{CAMP}	Espessura do óxido de campo (óxido espesso).
X_D	Sobreposição do metal sobre óxido fino, sobre o dreno.
X_{FITA}	Espessura do óxido crescido sobre a difusão.
x_j, X_J	Profundidade de junção.
X_N	Difusão lateral sob a porta.
X_{OX}	Espessura do óxido fino.
X_S	Sobreposição do metal sobre o óxido fino, sobre a fonte.
Z	Largura do canal.
β	Parâmetro de transcondutância do transistor MOS.
ϵ_o	Permissividade do espaço livre.
ϵ_T	Componente média transversal do campo elétrico próximo à interface Si-SiO ₂ .
ϕ	Potencial de Fermi do substrato.
ϕ_F	Função trabalho do material da porta.
ϕ_m	Diferença das funções trabalho do material da porta e do semicondutor.
ϕ_{ms}	Diferença das funções trabalho do material da porta e do semicondutor.
ϕ_s	Função trabalho do semicondutor (substrato).
ψ	Potencial eletrostático.
ψ_s	Potencial de superfície associado ao nível crítico de inversão.
γ	Coeficiente de efeito de corpo (efeito de polarização do substrato sobre a tensão de limiar).
l_{dep}	Redução do comprimento do canal.

ρ	Densidade de cargas.
ρ_c	Resistividade de contato.
ρ_s'	Resistência de fôlha por quadrado da difusão.
σ	Condutividade.
$\bar{\sigma}$	Condutividade média da camada difundida.
θ	Coefficiente do efeito do campo elétrico normal sobre a redução da mobilidade.
μ_o	Mobilidade do portador para campos baixos.
$\mu(C)$	Mobilidade do portador em função da concentração de impurezas.
μ_{ef}	Mobilidade efetiva da camada de inversão.
$\mu_{ef}(0)$	Mobilidade efetiva independente do campo.

*" Na mente do neófito, as possibilidades são infinitas .
Na mente do perito, estas são poucas . "*

- Aforismo Zen

I. INTRODUÇÃO

O advento dos circuitos integrados em alta escala (LSI) e muito alta escala (VLSI) gerou uma necessidade de recorrer decididamente ao auxílio do computador para projetar, verificar e realizar dispositivos, processos, circuitos, analisar seu comportamento elétrico, gerar suas máscaras, prover aquisição de dados e controle de processos, devido à quantidade e à complexidade dos problemas associados a cada uma destas atividades.

A Tecnologia MOS/LSI foi a primeira a utilizar extensivamente ferramentas de Projeto Auxiliado por Computador (PAC) do ponto de vista de simulação elétrica [1].

Assim sendo, foram estruturadas e traçadas as diretrizes da implantação de um sistema de PAC coerente e adaptado às suas necessidades [2], [3], [4].

Usualmente, o projeto de um circuito integrado é realizado manualmente, dispositivo por dispositivo, pelo projetista, que deve incluir os elementos parasitas caso a caso.

Tratando-se de um circuito LSI e VLSI, esta tarefa demandará um número excessivo de homens-hora para sua execução [5], só se justificando esta forma de procedimento quando é visada uma alta produção industrial com máxima economia de área na pastilha, devido aos pesados investimentos que se fazem necessários.

Como alternativa para esta forma de ataque, o LED adotou uma estratégia de automatização de projetos de circuitos integrados digitais que levou à concepção do sistema SPA-D (Sistema de Projetos Automatizados de Circuitos Integrados Digitais), para o qual este trabalho contribui com o segmento de análise automática das células geradas também automaticamente.

O objetivo central deste trabalho corresponde à descrição do estudo, concepção e implementação de um programa de cálculo dos parâmetros de modelos para microblocos [6] e suas associações e de um programa de modelagem automática, com um exemplo aplicado à Tecnologia PMOS de porta metálica.

REFERÊNCIAS

- [1] F.S. Jenkins, E.R. Lane, W.W. Lattin, W.S. Richardson - "MOS-Device Modeling for Computer Implementation", IEEE Trans. on Circuit Theory, vol. CT-20, nº 6, Nov. 1973, p. 649-658.
- [2] C.I.Z. Mammana - "Considerações Sobre a Problemática do PAC-1 Parte I", Anais da Primeira Oficina Brasileira de Microeletrônica, Jul. 1979, p. IV.10 - IV.18.
- [3] C.I.Z. Mammana, M. Vaz da Silva Filho, P.C. Bezerra, S.P. Bingulac - "Considerações Sobre a Problemática do PAC-1 - Parte II", Anais da Primeira Oficina Brasileira de Microeletrônica, Jul. 1979, p. IV.19 - IV.26.
- [4] P.C. Bezerra e S.P. Bingulac - "Sobre a Estrutura do PAC-1" - Codex - RG/015 - 1977, LED/FEC/UNICAMP.
- [5] P.H. Buffet - "MOS Digital Circuit Design Process: An Update", 2ª Oficina Brasileira de Microeletrônica, Jul. 1980, p. PJ23 - PJ48.
- [6] P.C. Bezerra - "SPA-D - Um Sistema de Projetos Automáticos de Circuitos Integrados Digitais", Tese de Doutorado, FEC/UNICAMP.

II. O SISTEMA

Baseado na padronização de estruturas para geração de circuitos integrados digitais, foi concebido o Sistema de Projetos Automáticos de Circuitos Integrados Digitais (SPA-D). Esta padronização tornou possível a definição de blocos básicos de construção de circuitos integrados denominados microblocos (μ -blocos).

No presente trabalho, é apresentado um exemplo de aplicação para a tecnologia PMOS de porta metálica.

Os microblocos utilizados foram determinados de acordo com o método de "Lay-out" proposto por Weinberger [1].

Weinberger demonstrou que um circuito lógico MOS baseado em portas NOU poderia ser densamente compactado colocando-se as fitas de difusão no sentido vertical e as linhas de metalização no sentido horizontal. Esta foi a primeira formulação de geração de um "lay-out" regular para MOS.

O número de microblocos diferentes necessários para a implementação de um determinado circuito é função da tecnologia, do número de níveis de interconexão e dos diferentes tipos de dispositivos que se deseja incluir para a montagem dos circuitos desejados.

Poderemos até afirmar que o projeto manual, dispositivo por dispositivo, é o caso limite onde se tem uma quantidade bastante grande de microblocos básicos. Entretanto, com uma coleção razoável de microblocos básicos, é possível projetar circuitos com um grau de liberdade bastante elevado e uma determinada ocupação de área.

Adotando-se o conceito de projeto de circuitos integrados a partir de μ -blocos, torna-se possível automatizar o projeto de circuitos integrados utilizando o computador com a estratégia acima. Entre as tarefas que podem ser realizadas automaticamente, podemos citar: compactação, planarização, modelagem, geração de máscaras e simulação elétrica.

Devido à regularidade, pode-se estabelecer regras de formação de máscaras, possibilitando o emprego de máquinas para executar o circuito de acordo com instruções de geração fornecidas pelo projetista.

É possível, com o uso da técnica de μ -blocos, a elaboração de um sistema de projeto automático que seja eficiente e suficientemente compacto para não necessitar de grandes e desproporcionais recursos computacionais.

Uma outra importante consequência da repetitividade é a de que poderemos modelar os microblocos automaticamente, já que se dispõe de uma coleção finita de microblocos e em decorrência, de um número de dispositivos, modelos e parâmetros também finitos.

O circuito real definido pelo "Lay-out" da máscara pode ser bastante diferente do circuito original idealizado pelo projetista. Resistores, capacitores, diodos e transistores parasitas podem ser forçosamente introduzidos no circuito e as interconexões por metalização e linhas difundidas introduzem atrasos que podem impedir o funcionamento correto dentro das especificações iniciais.

Embora uma simulação posterior mais precisa possa ser realizada depois da geração da máscara, esta análise se revelaria tediosa e ineficiente, havendo a possibilidade de erros ou omissão de elementos parasitas que poderiam ter um desempenho importante na operação do circuito.

Para executar uma análise eficiente do circuito, baseado nas máscaras, técnicas automáticas são necessárias para executar a conversão de dados topológicos e métricos em elementos elétricos.

Feita a modelagem, os componentes do circuito deverão ser descritos num formato apropriado para ser interpretado pelo simulador elétrico.

O desenvolvimento de um sistema totalmente automático e universal, e que tenha as atribuições acima, exigiria um dispêndio de energia formidável. Basta lembrar que o número de variações nos padrões geométricos de dispositivos e suas combinações é virtualmente ilimitado, se for aceita uma total liberdade para elaboração dos dispositivos.

Duas formas de ataque para este problema podem ser sugeridas. Faremos uma análise de cada uma delas, procurando ver suas vantagens e desvantagens.

A primeira das formas requer um programa que reconheça padrões, interprete-os como dispositivos, determine seus parâmetros e descreva-os no formato adequado para o simulador elétrico, mas contando com uma interação com o projetista para determinar áreas de interesse e qual a correspondência entre a informação de máscara e o dispositivo associado. Como exemplo, podemos citar o programa CMAT [2]. Esta solução apresenta a vantagem de ser pouco sensível à modificações nos padrões geométricos dos dispositivos. As desvantagens, entretanto, são sérias:

- a) Existe a necessidade de mapeamento e de algoritmos de reconhecimento de padrões relativamente sofisticados,
- b) A programação é relativamente complicada, necessitando treinamento e implica em possibilidades de erros do programador,
- c) Tempo excessivo gasto pelo projetista na interação com o programa,
- d) A modelagem é generalizada, perdendo a sua acuidade em alguns casos,
- e) Finalmente, podemos dizer que esta estratégia implica em uma perda de informação, exigindo uma posterior recuperação.

Para esclarecer melhor a perda de informação, deveremos lembrar que o projetista concebe o circuito inicial tendo informação completa sobre este. No próximo passo, a máscara correspondente ao circuito é gerada. A seguir, declaram-se oficialmente perdidas todas estas informações e recorre-se a um programa mapeador e reconhecedor de padrões para recuperar a informação e utilizá-la para modelagem.

A segunda das formas de ataque caracteriza-se pela especificação de determinado número de padrões básicos (microblocos) para geração das máscaras, podendo-se associar a cada um deles um modelo elétrico para os quais são definidos parâmetros específicos. Portanto, ao procedimento de geração de máscaras poderemos associar o processo de geração do seu circuito elétrico equivalente, uma vez que há correspondência entre o padrão geométrico e seu equivalente elétrico, se definido em termos de microblocos.

São as seguintes as vantagens associadas a esta solução:

- a) Modelagem e programação feitas uma única vez para cada tecnologia.
- b) Não exige interação exaustiva entre o projetista e o processador.
- c) É rápido, já que não tem que executar operações preliminares como mapeamento e reconhecimento de padrões.
- d) A modelagem é precisa, já que se pode fazer a modelagem específica de cada microbloco, bem como a determinação experimental individual de cada microbloco.

A principal desvantagem reside no fato de que o sistema de modelagem é dedicado para uma dada tecnologia e conjunto de regras de projeto. Mudando-se os padrões do microbloco e a tecnologia, pode ser necessário uma nova modelagem e programação.

Entretanto, esta dificuldade pode ser contornada criando-se uma biblioteca de algoritmos de modelagem e grafos associados, e fazendo-se com que o sistema seja modular, permitindo mudanças rápidas nos modelos e algoritmos para seu cálculo, sem altos

custos operacionais.

A análise dos dois tipos de ataque nos levou a adotar a segunda forma.

Este sistema de modelagem automática faz parte de um sistema maior: o Sistema de Projeto Automático de Circuitos Integrados Digitais (SPA-D), que é uma das ferramentas do PAC-1. A seguir, apresentaremos brevemente o SPA-D. Uma descrição mais detalhada é dada em [3].

Na fig. (2.1), temos um quadro explicativo da simbologia adotada e na fig. (2.2) temos o diagrama geral do SPA-D. O diagrama está organizado em termos de armazenamento e fluxo de informações.




Figura 2.1: Simbologia adotada.

Descrevemos a seguir, as interações e finalidades de cada arquivo e processador do sub-sistema de modelagem automática do SPA-D.

Com o arquivo de dados descritivo do processo e o simulador de processos SUPREM-II, obtemos um arquivo que contém os resultados advindos do processo empregado, tais como perfil de impurezas, resistividades, etc. Estes dados podem ser obtidos alternativamente do arquivo PRO, que contém resultados de medidas efetivamente feitas durante o processo.

Com os resultados da simulação do processo e/ou com os resultados estatísticos do processo contidos no arquivo PRO, calculam-se os valores dos parâmetros elétricos para modelagem dos microblocos que serão gravados no arquivo PEL. Para a obtenção destes parâmetros, foi desenvolvido o programa CAPETA - Calculador de Parâmetros Elétricos de Transistores e Parasitas Associados - que é o tema central do capítulo III.

Com os valores dos parâmetros elétricos (arquivo PEL), com as dimensões das máscaras dos microblocos (arquivo DMM), com os grafos dos modelos elétricos dos microblocos (arquivo GRF) e com a biblioteca dos algoritmos das regras de dimensionamento dos circuitos elétricos dos microblocos (MEM), calculam-se os circuitos elétricos equivalentes dos microblocos (arquivo CEM). A obtenção do arquivo CEM se dá através do programa AUTOMOS - Modelador Automático de Microblocos de Circuitos Integrados Digitais

A1: LPG
 A2: LPG
 B: RASCUNHO
 C: DERCI
 D1: CAPETA
 D2: AUTOMOS
 F: SUPREM - II
 G: SPICE-II/MSINC




Figura 2.2: Diagrama Geral do SPA-D.

- que será descrito em detalhes no capítulo IV.

Através do diagrama da Fig. 2.3, poderemos ver as características funcionais dos programas CAPETA e AUTOMOS do sistema de modelagem automática para o caso de tecnologia MOS.




Figura 2.3: Características funcionais dos programas CAPETA e AUTOMOS, no caso de Tecnologia MOS.

Na fig. 2.4 apresentamos um diagrama de blocos simplificado do PAC-1 onde poderemos localizar o SPA-D. No diagrama poderemos identificar o SUPERVISOR, os ARQUIVOS DE DADOS DE PROGRAMA, e os programas (agrupados por finalidade dentro do PAC-1) e as interfaces entre programas (I_N).

O SUPERVISOR é um programa que gerencia os arquivos de dados de projetos e atua nas interfaces I_N para a transferência de dados entre programas. Para os pares de programas cujas saídas ou entradas de dados são compatíveis entre si, as interfaces não são necessárias (Ex.: CAPETA - AUTOMOS).

O bloco ARQUIVO DE DADOS corresponde ao conjunto de arquivo de dados de E/S de programas que caracterizam os projetos de circuitos em desenvolvimento.

Em termos de PAC-1, o SPA-D contribui na definição e implementação dos seguintes programas e interfaces: AUTOMOS, CAPETA, RASCUNHO, LPG, DERCI, GRIDE, I1, I2, I3, I4, I5 e I6. Note-se ainda, que foram evitadas as interfaces entre os programas implementados através da compatibilização de E/S entre eles.




Figura 2.4: Diagrama de bloco simplificado do PAC-1.

REFERÊNCIAS

- |1| A. Weinberg - "LSI of MOS Complex Logic: A Layout Method", IEEE J. of Solid State Circuits, Dec. 67, p. 182.
- |2| B.T. Preas, B.W. Lindsay, C.W. Gwyn - "Automatic Circuit Analysis Based on Mask Information", 13th Design Automation Conference Proceedings, Jun. 1976, p. 309 - 317.
- |3| P.C.Bezerra, C.I.Z. Mammana - "SPA-D - Um Sistema de Projetos Automáticos de Circuitos Integrados Digitais", Tese de Doutorado, FEC/UNICAMP.

III. CÁLCULO DOS PARÂMETROS ELÉTRICOS DOS MICROBLOCOS

3.1. Os Programas de Simulação Elétrica

Os programas de simulação elétrica de Circuitos Integrados tem se revelado muito necessários, particularmente porque o comportamento destes circuitos é geralmente dominado por características não-lineares.

O circuito a ser simulado por estes programas é descrito por um conjunto de dados de entrada especificando-se os tipos de dispositivos, suas interconexões (nós), modelos, variáveis de entrada e variáveis de saída.

A quantidade de informações necessárias para descrever completamente um circuito é razoavelmente elevada, principalmente se o circuito a ser simulado for grande ou complexo. Para darmos uma idéia do volume de informações, basta verificar que, para descrever um transistor e suas conexões, são necessários 12 parâmetros e, para descrever seu modelo, 16 parâmetros deverão ser especificados. Assim, um circuito com 10 transistores e quatro diferentes modelos de transistores, terá um arquivo de descrição com no mínimo 184 parâmetros. Se quisermos introduzir os parasitas na simulação, o volume de informação aumentará conseqüentemente.

As dificuldades não decorrem apenas da quantidade necessária de informação, mas também da complexidade do cálculo de cada parâmetro. Alguns parâmetros apresentam pouca complexidade de avaliação. Outros, como a capacitância de junção, exigem que o projetista recorra ao uso de nomógrafos ou faça cálculos aproximados (supondo junção abrupta, por exemplo). Outros são simplesmente tediosos, como a série de multiplicações de dimensões para determinação de áreas.

Após esta avaliação, percebe-se que qualquer sistema de projeto automático de circuitos integrados digitais LSI/VLSI deverá ter processadores para efetuar a modelagem automática do circuito.

O sistema PAC-1 do LED conta atualmente com os programas de simulação elétrica SPICE-II e MSINC.

O programa SPICE-II [9] utiliza o modelo proposto por Schichman e Hodges [1] para dispositivos MOS e o modelo de Gummel-Poon [15] para dispositivos bipolares.

No caso MOS, o desenvolvimento do modelo teve como objetivo principal seu emprego em sistemas de análise de circuitos via computador. São disponíveis terminais separados para o dreno, porta, fonte e substrato, sendo incluído o efeito da polarização do substrato na tensão de limiar. O modelo é igualmente aplicável a dispositivos de modo depleção ou enriquecimento, com canal N ou canal P. Os parâmetros do circuito equivalente podem ser avaliados por medidas ou por cálculo direto através da geometria e parâmetros derivados do estado termodinâmico dos materiais empregados no transistor. Na época da proposição deste modelo, não haviam nos circuitos equivalentes publicados [2], [3], a combinação das características acima e a otimização necessária para o emprego em programas computacionais de análise de circuitos.

Uma das características do modelo de Shichman e Hodges é a especificação de uma mobilidade efetiva constante na camada de inversão, ou seja, sem dependência com o campo elétrico normal.

Por outro lado, as capacitâncias porta-substrato, porta-dreno e porta-fonte são considerados constantes. Embora o modelo proposto apresente uma boa concordância entre a resposta transiente calculada e a obtida experimentalmente, primeiro para porta não-alinhada [1] e posteriormente para tecnologia de porta auto-alinhada [4], outros autores [10] mostraram que circuitos MOS que empregam técnicas de "bootstrapping" deverão ter as capacitâncias de porta modeladas como sendo dependentes de tensão. Isto permite

observar que a validade de um modelo que assume um valor fixo para as capacitâncias de porta dependerá mais das técnicas de circuito empregadas do que da tecnologia empregada [5].

O efeito de condutância não-nula do transistor MOS na região de saturação é incluído, mas a forma com que foi implementado este efeito faz com que seja fácil obter o valor experimental deste parâmetro, sendo porém difícil sua avaliação através de um modelo matemático que parta das propriedades da estrutura do dispositivo.

O modelo empregado pelo MSINC leva em consideração os seguintes efeitos para melhorar o modelo de primeira ordem proposto por Ithantola e Moll [2]: efeitos da carga no substrato, modulação do comprimento do canal (condutância não-nula na região de saturação), variação da mobilidade dos portadores do canal resultante de campo elétrico normal elevado e saturação da velocidade dos portadores.

As capacitâncias da porta são modeladas como sendo dependentes da tensão.

Verifica-se, portanto, que o modelo do MSINC é mais preciso que o modelo empregado pelo SPICE-II.

Levando também em considerações que o programa MSINC é menor que o SPICE-II, já que é especificamente dedicado à análise de circuitos MOS, sendo possível sua implementação em um mini-computador, decidiu-se fazer com que o sistema de modelagem automática visasse principalmente a simulação através do mesmo no exemplo aqui apresentado como caso de estudo deste trabalho. Aqui podemos lembrar que especificando o modelo do MSINC de forma a eliminar alguns efeitos, chega-se a um modelo de transistor MOS muito semelhante ao empregado pelo SPICE-II.

3.2. O Modelo Utilizado para o Transistor MOS

O modelo utilizado pelo MSINC é baseado nos modelos propostos por Frohman-Bentchkowsky et al [6], [7] e Meyer [8].

O circuito equivalente deste modelo é mostrado na Fig. 3.1. Na Fig. 3.2 mostra-se o corte de um transistor MOS típico de canal P.

Aqui pede-se uma concessão ao leitor. Como a literatura técnica referente aos assuntos aqui tratados é, em sua maioria, escrita em inglês, adotamos por questão de uniformidade a seguinte convenção para identificar os terminais do dispositivo MOS:

- D - Terminal do dreno
- S - Terminal da fonte
- G - Terminal da porta
- B - Terminal do substrato

Para o modelo de Frohman-Bentchkowsky, a corrente do dreno fora da região de saturação é dada pela expressão.

$$I_{DS} = \beta \left\{ (V_{GS} - V_{FB} - 2\phi_F - \frac{1}{2} V_{DS}) \cdot V_{DS} - \frac{2}{3} \cdot \gamma \left[(V_{DB} + 2\phi_F)^{3/2} - (V_{SB} + 2\phi_F)^{3/2} \right] \right\} \quad (3.1)$$

onde γ é definido como o coeficiente de efeito de corpo:




Figura 3.1: Modelo para análise transiente do transistor MOS.




Figura 3.2: Corte de um transistor MOS típico de canal P.

$$\gamma = \frac{1}{C_{ox}} \cdot (2 \cdot q \cdot \epsilon_{Si} \cdot N_{SUB}^*)^{1/2} \quad (3.2)$$

e

$$\beta = \frac{Z}{L} \cdot \mu_{ef} \cdot C_{ox} \quad (3.3)$$

I_{DS} = Corrente de dreno
 Z = Largura do canal
 L = Comprimento do canal
 μ_{ef} = Mobilidade efetiva da camada de inversão
 C_{ox} = Capacitância do óxido da porta por unidade de área
 $V_{FB} = \phi_{MS} - \frac{Q_{ss}}{C_{ox}}$ = tensão de banda plana
 ϕ_{MS} = Diferença das funções trabalho do metal e o semiconductor
 Q_{ss} = Densidade da carga fixa na interface Si - SiO₂
 ϕ_F = Potencial de Fermi do substrato
 q = Carga eletrônica
 $\epsilon_{Si} = K_S \cdot \epsilon_0$
 K_S = Constante dielétrica do silício
 ϵ_0 = Permissividade do espaço livre
 N_{SUB}^* = Concentração efetiva do substrato

O efeito da polarização do substrato na condutância do canal é dado pelo segundo termo da equação (3.1).

Na região de saturação é considerado o efeito de condutância não-nula devida à modulação do comprimento do canal. A corrente de dreno na região de saturação pode ser expressa como:

$$I_{DSAT} \Big|_{V_{DS} > V_{DSAT}} = \frac{I_{DSAT}^*}{1 + \frac{l_{dep}}{L}} \quad (3.4)$$

onde:

I_{DSAT} = Corrente de dreno na região de saturação
 V_{DSAT} = Tensão da saturação
 I_{DSAT}^* = Corrente de dreno quando $V_{DS} = V_{DSAT}$
 l_{dep} = Redução no comprimento do canal
 L = Comprimento do canal

Para um dispositivo de canal longo, onde $(l_{dep}/L) \ll 1$ vale, portanto:

$$I_{DSAT} \approx I_{DSAT}^*$$

Isto é, a corrente de dreno é constante na região de saturação. Para calcular a variação na corrente de saturação, a modulação do comprimento l_{dep} deve ser avaliada em função dos parâmetros do dispositivo e das tensões aplicadas.

No programa, o usuário poderá especificar se deseja levar a modulação do canal em consideração e, neste caso, se deseja usar a aproximação da depleção de uma junção PN ou através das equações do campo nas bordas dos eletrodos de dreno e porta [6].

Quanto à mobilidade, permite-se a escolha de mobilidade constante ou uma entre duas equações apropriadas para representar a variação da mobilidade com o campo normal ao substrato, segundo uma formulação de Merckel et al [11] ou a de Frohman-Bentchkowsky [7].

A saturação de velocidade dos portadores do canal é modelada como uma mudança na tensão de saturação do dreno [12]:

$$V_{DSAT} = V_{DSAT} + V_C - (V_{DSAT}^2 + V_C^2)^{1/2} \quad (3.5)$$

onde:

$$V_C = E_{LC} \cdot L$$

E_{LC} é o campo crítico especificado pelo usuário onde ocorre a saturação de velocidade.

L é o comprimento do canal.

O modelo das capacitâncias da porta é derivado do proposto por Meyer [8], com algumas modificações.

Os detalhes do modelo serão discutidos mais profundamente quando formos descrever os cálculos dos parâmetros.

Os parâmetros do modelo são dependentes da geometria e do processo. No MSINC, os parâmetros dependentes de processo são considerados separadamente dos geométricos. Assim, os parâmetros geométricos (Z, L , por exemplo) são transmitidos através da especificação do transistor, enquanto que os parâmetros dependentes de processo são especificados na declaração de descrição do modelo.

O MSINC conta, ainda, com outro dispositivo, o diodo de junção:

A corrente do diodo é descrita por:

$$I_D = I_{SS} \left[\exp\left(\frac{V_D}{PHI}\right) - 1 \right] \quad (3.6)$$

onde:

I_{SS} = Corrente de saturação reversa

V_D = Tensão aplicada ao diodo

A capacitância de depleção do diodo é dada por:

$$C_D = C_{JO} / (1 + V_D / PHI)^{1/2} \quad (3.7)$$

onde:

C_{JO} = capacitância de depleção sem tensão aplicada ao diodo

V_D = Tensão aplicada ao diodo

PHI = Potencial de barreira da junção

3.3. Os Parâmetros Necessários

Os parâmetros do modelo empregado pelo MSINC a serem especificados são:

V_{TO} Tensão de limiar sem polarização do substrato

U_B Valor da mobilidade para campos baixos

$EQ\#$ Escolha da equação para a mobilidade

0 $\Rightarrow$ Mobilidade constante (independente do campo)

1 $\Rightarrow$ Equação simplificada (segundo Merckel)

2 $\Rightarrow$ Equação de Frohman

FIELD1	Primeiro coeficiente da equação para a mobilidade
FIELD2	Segundo coeficiente da equação para a mobilidade
ESAT	Campo crítico para saturação de velocidade 0 $\Rightarrow$ Sem saturação de velocidade
COX	Capacitância do óxido por cm^2
DNB	Concentração efetiva do substrato por cm^3
CJUN	Capacitância de junção por cm^2
XD	Sobreposição do óxido fino da porta sobre o dreno
XS	Sobreposição do óxido fino da porta sobre a fonte
XN	Difusão lateral sob a porta
GDS	Modulação do comprimento do canal
EQ#	Escolha da equação para a modulação do canal 0 $\Rightarrow$ Nenhuma modulação do canal 1 $\Rightarrow$ Aproximação da depleção de uma junção PN 2 $\Rightarrow$ Aproximação do campo nas bordas
ARG1	Primeiro coeficiente da equação para a modulação
ARG2	Segundo coeficiente da equação para a modulação
CSS	Corrente de saturação das junções

Para o diodo é necessário especificar:

ISS	Corrente de saturação
CJO	Capacitância da junção para polarização nula
PHI	Potencial da junção

Nas seções subsequentes discutiremos o cálculo dos parâmetros, suas relações com o modelo e sua implementação na forma de programa.

O programa de cálculo dos parâmetros é escrito em FORTRAN-IV, por ser esta linguagem científica praticamente universal.

3.4. O Programa Calculador de Parâmetros Elétricos de Transistores MOS e Parasitas Associados (CAPETA)

Para o cálculo dos parâmetros elétricos dependentes de processo, foi desenvolvido um programa para cálculo automático destes parâmetros, o CAPETA.

A partir de dados resultantes do processo de fabricação, este programa calcula os parâmetros elétricos necessários para a modelagem automática dos dispositivos componentes dos microblocos, tais como transistores, diodos, resistores, capacitores e interconexões.

Na Fig. 3.3 apresentamos o diagrama da interação do programa aqui apresentado com os programas existentes no sistema PAC-1 do LED e os arquivos de dados.

A partir dos dados de fabricação, cria-se um arquivo de dados que servirá de descrição do processo para o programa SUPREM-II. Simula-se então o processo de fabricação e obtém-se o resultado final de tal processo. No arquivo dos resultados da simulação teremos o perfil de impurezas, a profundidade de junção e outros dados associados.

Através do sistema de medidas e avaliação e do sistema automático de aquisição de dados, gera-se o arquivo de dados estatísticos do processo.

No arquivo de dados estatísticos do processo são descritos os parâmetros obtidos através de um grande número de medidas efetuadas em laboratório, que são basicamente as mesmas informações constantes do arquivo do resultado da simulação, acrescidas de dados que não podem ser obtidas de modelos (como Q_{SS} , por exemplo, ou aqueles que dependem de decisão do projetista).




Figura 3.3: Interação do programa calculador dos parâmetros elétricos com os arquivos de dados e programas do sistema de PAC do LED.

Durante a implantação ou modificação de um particular processo, as informações necessárias para a modelagem virão principalmente da simulação do processo via SUPREM-II. À medida que o processo se estabiliza com o decorrer do tempo, poderemos utilizar cada vez mais os dados obtidos estatisticamente, que são retratos mais fiéis da realidade[46]. Quando o aprendizado deste processo atingir um certo limiar, todas as informações poderão vir apenas do arquivo de dados estatísticos, dispensando-se o uso do simulador de processos, a não ser quando se queira corrigir o desempenho de um dado em tempo real.

Com os dados estatísticos e o resultado da simulação do processo, o programa CAPETA calcula os parâmetros elétricos necessários para a modelagem automática dos microblocos.

Opcionalmente, o CAPETA poderia obter os parâmetros através dos resultados advindos de um programa de simulação de dispositivos que empregue técnicas de análise unidimensionais ou bidimensionais, traduzindo estes resultados nos parâmetros elétricos especificados.

3.5. O Simulador de Processos e o Acesso a seus Resultados

Através de um simulador de processos de fabricação poderemos ter acesso ao estado do semiconductor submetido a um particular processo. Obtidos estes dados, poderemos calcular os parâmetros elétricos associados a este processo de confecção de dispositivos.

O programa SUPREM-II é um simulador computacional capaz de simular as etapas mais típicas de fabricação de circuitos integrados. O programa foi concebido de forma que estas etapas possam ser simuladas individualmente ou sequencialmente, exatamente como ocorrem durante o processo real de fabricação [13], [14].

Os resultados da simulação disponíveis ao fim de cada etapa, consistem do perfil unidimensional de todos os dopantes presentes no silício e no óxido de silício, seja na forma de gráfico ou de tabela. As profundidades de junção e as resistências por quadrado de todas as camadas N ou P formadas durante o processo serão também calculadas. Na simulação sequencial das etapas, os resultados de cada uma delas constituem as condições iniciais para o passo subsequente.

Os modelos implementados no SUPREM são os seguintes:

- Crescimento epitaxial
- Predeposição química através da superfície (sólida ou gasosa)
- Oxidação e Penetração
- Implantação iônica
- Decapagem (etching)
- Deposição de Óxido a baixa temperatura

As migrações de impurezas são levadas em conta em todos os processos que envolvam altas temperaturas.

Os parâmetros físicos necessários para os modelos de processos são armazenados no programa como valores padrão, podendo serem modificados pelo usuário.

Na versão atual do SUPREM, pode-se trabalhar com até três tipos diferentes de impurezas em cada simulação.

A concentração de impurezas resultante de um processo de difusão é uma função contínua do espaço e do tempo. O perfil de concentração resultante da simulação numérica através do SUPREM é uma aproximação discreta no tempo e no espaço desta função contínua. Esta discretização logicamente leva a erros de truncamento na solução numérica da equação de continuidade. Estes erros são proporcionais ao espaçamento entre os pontos de discretização. Entretanto, a adoção de um espaçamento da ordem de 100 Å para a malha espacial, resulta em erros muito pequenos na maioria dos casos. Como o programa permite uma definição mais refinada de uma determinada região do espaço considerado, normalmente não teremos erros de truncamento que possam invalidar os resultados.

A concentração de impurezas é armazenada sob a forma de um perfil discreto com, no máximo, 400 pontos. Cada valor de concentração corresponde a um ponto no espaço discreto (malha espacial) definido ao longo de um eixo vertical que vai da superfície (Si ou SiO₂) até a profundidade máxima especificada.




Figura 3.4: (a) Corte de um transistor MOS hipotético com canal implantado, mostrando dois eixos verticais, onde são feitas simulações pelo SUPREM; (b) Perfil de impurezas obtido para o dreno; (c) Perfil de impurezas obtido para o canal.

A resistência de folha das camadas P ou N é calculada como o inverso da condutividade média da camada através da equação:

$$\frac{1}{\rho_s'} = \bar{\sigma} = \frac{q}{y_2 - y_1} \int_{y_1}^{y_2} \mu(C) \cdot N(y) dy \quad (3.8)$$

onde y_2 e y_1 definem os limites da camada, medidos em relação à face superior do silício, q é a carga eletrônica, $\mu(C)$ é a mobilidade do portador em função da concentração total e $N(y)$ é a concentração líquida de portadores.

Um dos possíveis formatos de saída para o perfil de impurezas gerado pelo SUPREM-II é na forma de tabela. Esta formatação foi a escolhida para o acesso do programa CAPETA a estes perfis.

Esta tabela está na forma de pares ordenados, $[x, N(x)]$, onde x é a profundidade e $N(x)$ é a concentração correspondente.

O acesso a esta tabela pelo CAPETA é feita através da subrotina PERFIL.

A tabela de dados está organizada em colunas de pares ordenados, a partir da superfície do material. Os primeiros pares pertencem à região do óxido (se houver) e os subsequentes ao silício. Além dos pares ordenados, outras informações sobre a tabela são fornecidos.

Os pares ordenados são lidos e armazenados na forma de uma tabela indexada. A tabela é também reorganizada de forma que o primeiro elemento da tabela seja correspondente ao silício, eliminando-se os pares ordenados associados à camada superficial de óxido (se existir) e reindexando-se os pares da tabela.

São requeridas duas tabelas de perfis de impurezas, uma para a região de dreno/fonte e outra para a região do canal obtidas através de uma simulação individual para cada região de interesse.

Inicialmente, o programa pede o nome dos dois arquivos, abre os mesmos e inicia uma busca das tabelas.

Uma vez localizada a tabela do dreno, faz-se a leitura das seguintes variáveis:

XJ - Profundidade da junção (micras)
 RQUAD - resistência por quadrado da região difundida do dreno/fonte (ohms/ $\square$)
 DY1 - Espaçamento # 1 no silício (micras)
 DY2 - Espaçamento # 2 no silício (micras)
 DEP - Distância onde acaba o primeiro espaçamento (DY1) e começa o segundo (DY2) (micras)
 YS1 - Comprimento total do espaço no silício (último ponto da tabela) (micras)
 INTF - Índice da tabela onde está localizada a interface óxido-silício (número inteiro)
 INT1 - Índice do último ponto da tabela onde o espaçamento é igual a DY1 (número inteiro)
 NCC - Índice do último ponto da tabela, incluindo os pares do óxido e da interface, se houver (número inteiro)

Lembramos que o SUPREM opcionalmente permite a definição de duas regiões de interesse, uma com um espaçamento menor e outra com espaçamento maior. Daí resulta a existência das variáveis DY1 e DY2, que indicam os espaçamentos em cada região.

De posse destas variáveis, a subrotina PERFIL reorganiza e armazena a tabela, gerando também a variável IEXT:

IEXT - Índice do último ponto da tabela reorganizada (sem os pares do óxido) ou índice do par ordenado imediatamente anterior à próxima profundidade de junção, se esta existir (número inteiro).

Após a localização da tabela do canal, é feita a leitura das seguintes variáveis, seguida de uma reorganização e armazenagem da tabela:

CZOX - Espessura do óxido (micras)
 CDY1 - Espaçamento # 1 no silício (micras)
 CDY2 - Espaçamento # 2 no silício (micras)
 CDEP - Distância onde acaba o primeiro espaçamento (CDY1) e começa o segundo (CDY2) (micras)
 CYSI - Comprimento total do espaço no silício (último ponto da tabela) (micras)
 CINTF - Índice da tabela onde está localizada a interface óxido-silício (número inteiro)
 CINT1 - Índice do último ponto da tabela onde o espaçamento é igual a CDY1 (número inteiro).
 CNCC - Índice do último ponto da tabela, incluídos os pares da região do óxido e da interface (número inteiro)

Calcula-se então a variável JEXT:

JEXT - Índice do último ponto da tabela reorganizada (número inteiro)

Esta subrotina preve também possíveis erros na geração e gravação dos arquivos, com a consequente emissão de mensagens de erro e interrupção de execução.

Os tipos de erros detetados são:

- a) Não-geração da tabela de difusão do dreno/fonte.
- b) Erro na gravação do arquivo onde está a tabela de dreno/fonte.
- c) Erro no comando de especificação do passo onde é gerada a tabela do dreno/fonte.
- d) Tabela de dados do dreno/fonte incompleta.
- e) Não-geração da tabela de dados do canal.
- f) Erro na gravação do arquivo onde está a tabela do canal.
- g) Erro no comando de especificação do passo onde é gerada a tabela do canal.
- h) Tabela de dados do canal incompleta.

3.6. Cálculo do Potencial de Barreira da Junção e da Capacitância de Depleção (PHI, CJUN, CJO) pelo CAPETA

As difusões realizadas para formação do dreno, fonte e vias de interconexão de circuitos integrados que empregam tecnologia MOS, que é o caso de estudo aqui descrito, são polarizadas reversamente. O modelo do MSINC então assume que as capacitâncias associadas a estas difusões são devidas à região de depleção.

Para o cálculo da capacitância de depleção, pode-se assumir que as junções são aproximadamente abruptas ou linearmente graduais. Neste caso, pode-se achar uma solução analítica para a capacitância, sendo a resolução e o cálculo da equação disponíveis na literatura [16].

Lawrence e Warner [17] criaram nomógrafos para permitir a determinação da espessura total da camada de depleção, da capacitância por unidade de área e da fração da camada de depleção existente de cada lado da junção. Para obter os resultados acima, Lawrence e Warner resolveram a equação de Poisson numericamente. Foram assumidos perfis de difusão obtidos a partir da função gaussiana ou da função erro complementar, supondo-se uma difusão sobre um substrato de dopagem constante.

Como podemos obter o perfil de impurezas através do programa SUPREM-II, decidimos então calcular o potencial da barreira e a capacitância de depleção por métodos numéricos, pois assim teremos maior precisão no cálculo, para perfis de impurezas genéricos.

A resolução do problema implica na resolução da equação de Poisson, que relaciona o potencial com a densidade de carga.

A equação de Poisson estabelece que:

$$\nabla^2 \psi = - \frac{\rho}{K_S \cdot \epsilon_0} \quad (3.9)$$

Para o caso de uma solução unidimensional;

$$\frac{d^2\psi}{dx^2} = - \frac{\rho}{K_S \cdot \epsilon_0} = - \frac{q}{K_S \cdot \epsilon_0} (N(x) + p - n) \quad (3.10)$$

Para resolver a equação acima, são feitas duas aproximações. Primeiro, que o campo elétrico nas bordas da região de depleção é nulo. Segundo, que as densidades de portadores n e p são desprezíveis em comparação com a concentração líquida $N(x)$ e devido à existência de um campo elétrico na região de carga espacial que tende a afastar estes portadores.

Pode ser demonstrado [18] que a variação total do potencial numa junção PN, chamada de potencial de contato, potencial de barreira ou potencial embutido (built-in potential), é dado por:

$$\phi = \frac{KT}{q} \cdot \ln \left[\frac{N(x_E) \cdot N(x_D)}{n_i^2} \right] \quad (3.11)$$

onde:

x_E = Borda da região de depleção de um lado de junção.

x_D = Borda da região de depleção do outro lado da junção (oposto à x_E).

Como o campo elétrico na junção deverá ser contínuo, (já que não há variação da constante dielétrica), podemos afirmar que o campo elétrico calculado por integração da equação de Poisson de um dos lados da junção deverá ser idêntico ao obtido de maneira similar para o outro lado da junção. Ou seja, se x_E e x_D são pontos possíveis de serem as bordas da região de carga espacial, então a equação (3.12) deverá ser válida:

$$|E_1| = \int_{x_D}^{x_J} \frac{q \cdot N(x) dx}{K_S \cdot \epsilon_0} = |E_2| = \int_{x_J}^{x_E} \frac{q \cdot N(x) dx}{K_S \cdot \epsilon_0} \quad (3.12)$$

Chamaremos a verificação da equação (3.12) de estabelecimento de um dipolo de carga. Podemos então achar o valor de x_D , se conhecermos x_J , x_E e $N(x)$, através da equação (3.12).

Se x_E e x_D são as ordenadas das bordas da região de depleção, a diferença de potencial entre os dois pontos pode ser calculada integrando-se o campo elétrico existente na região de carga espacial.

$$V_A = \int_{x_E}^{x_D} \vec{E}(x) \cdot d\vec{x} \quad (3.13)$$

A partir das aproximações e condições de contorno descritas acima, Hamilton e Howard [19] propuseram um algoritmo para o cálculo da capacitância de depleção e do potencial de contato decorrentes de um perfil de impurezas genérico para uma junção, similar àquele proposto por Lawrence e Warner.

O algoritmo proposto é o seguinte:

1. Obtido o perfil de impurezas $N(x)$ e a profundidade de junção x_J , escolha um ponto

x_E do lado "esquerdo" da junção. Calcule

$$Q_E = \int_{x_E}^{x_J} \rho(x) dx = \int_{x_E}^{x_J} q \cdot N(x) dx$$

2. Escolha um ponto x_D do lado "direito" da junção. Calcule

$$Q_D = \int_{x_J}^{x_D} q \cdot N(x) dx$$

3. Se $Q_D \neq Q_E$, modifique x_D e repita (2) até que $Q_D = Q_E$.

4. Estabelecido um dipolo de carga entre x_E e x_D , calcule agora:

$$V_A = \frac{1}{K_S \cdot \epsilon_0} \int_{x_E}^{x_D} xqN(x) dx$$

5. Calcule

$$PHI = \frac{KT}{q} \ln \left[\frac{N(x_E) \cdot N(x_D)}{n_i^2} \right]$$

6. Se $PHI \neq V_A$, escolha um novo x_E e repita a partir de (1).

Uma vez obtida a largura da região de depleção, a capacitância de depleção por unidade de área é dada por:

$$C_{JUN} = \frac{K_S \cdot \epsilon_0}{x_D - x_E} \quad (3.14)$$

Para facilitar o referenciamento, chamaremos um dos lados da junção de lado esquerdo e o outro de lado direito.

Foi implementado então um algoritmo baseado no proposto por Hamilton e Howard, onde foi tomada uma série de cuidados para garantir a convergência, eliminar possíveis erros e otimizar o tempo de execução. Os pontos mais relevantes dos cuidados tomados são:

- Técnicas de integração adequadas. Como o perfil é discreto, utilizamos o método de integração por trapézio e o método de Simpson. O método de Simpson [20] apresenta um menor erro de aproximação, sendo utilizado preferencialmente. Como o método de Simpson só pode ser utilizado com um número ímpar de pontos, o algoritmo utilizado procura trabalhar sempre com um número ímpar de pontos, só utilizando a integração por Trapézio quando tivermos somente dois pontos ou como complemento da integral por Simpson quando o número de pontos for par.
- Utilização de passo geométrico para busca do dipolo de carga ao invés de passo de

busca constante para minimizar o tempo de execução. No sentido crescente, o passo incremental é feito duas vezes maior que o anterior e no sentido decrescente o passo é duas vezes menor que o passo antecedente.

- c. Detecção de mudanças de espaçamento no perfil fornecido pelo SUPREM e utilização do passo correto associado à cada região.
- d. O número finito de pontos do perfil discreto utilizado fez com que se definisse de limitadores e testes para prevenir que o apontador de busca do dipolo de carga passasse além do último ponto da tabela. Na primeira tentativa é feita uma limitação, e na segunda procura-se executar uma compatibilização.
- e. Caso ocorra mais de uma tentativa de ultrapassar o último ponto da tabela (ver item anterior), procura-se executar uma compatibilização. Para isto, fixa-se o apontador de busca do dipolo do lado direito e procura-se estabelecer o dipolo variando-se o apontador de busca do lado esquerdo. Se este artifício não der resultados, interrompe-se a execução e manda-se uma mensagem de aviso ao usuário descrevendo o erro e como proceder para evitá-lo.
- f. Se houver mais de uma tentativa consecutiva de fazer com que o apontador de busca do dipolo do lado esquerdo passe além do primeiro ponto da tabela (superfície), interrompe-se a execução, enviando mensagem ao usuário sobre o tipo de problema em contrado.
- g. Utilizar resultados anteriores das integrações quando o apontador de busca aumentar sua distância em relação à junção (origem) e recalcular a partir da origem quando o apontador diminuir esta distância. Assim, procurou-se otimizar o algoritmo, evitando-se repetições desnecessárias de operações de integração.

O algoritmo implementado é realizado através das subrotinas DIPOL, SPS, STZ, CARQÊ, CSIMP, CTRAP, POTEN e do programa principal que as referencia.

No Apêndice A descrevemos o algoritmo proposto e utilizado no programa.

O teste do algoritmo foi executado simulando-se junções abruptas através do SUPREM-II. Como existe uma solução analítica para o cálculo do potencial da barreira e da capacitância de depleção de junção abrupta, calculamos os valores destes parâmetros através das equações correspondentes, comparando-os com os obtidos através do algoritmo.

Um dos testes realizados apresentou o seguinte resultado:

Calculado:

PHI = 0,69754 Volts

CJUN = 0,2467758601.10⁻⁷ F/cm²

Obtido pelo algoritmo:

XJ = 2.000000

CJUN = 0.2528571E-07

PHI = 0.7009100

Este teste foi realizado para as seguintes condições:

Junção: abrupta

$x_J = 2,0$ micras

$N_A = 10^{16}/\text{cm}^3$

$N_D = 10^{16}/\text{cm}^3$

Os resultados calculados e os obtidos numericamente apresentam uma boa concordância. O cálculo analítico, através de equações, foi realizado através de uma calculadora de bolso e o algoritmo foi executado num computador PDP-10. O computador apresenta inerentemente uma maior precisão de cálculo que a calculadora, devido ao fato de que a palavra empregada pelo computador é maior que a da calculadora. A ordem de grandeza da diferença dos cálculos já mostra variações devido à precisão obtida no instrumento específico de execução.

É importante lembrar que o espaçamento adotado no perfil obtido pelo SUPREM-II influi na precisão obtida com o algoritmo. Quanto menor o espaçamento, menores os erros de aproximação das integrais. O espaçamento usual de 0,01 μm é geralmente satis

tório.

Obtivemos então o valor das variáveis PHI e CJUN:

PHI = Potencial da barreira de junção

CJUN = Capacitância da junção por cm. quadrado

A capacitância de junção para polarização nula (CJO), que é utilizado no modelo do diodo do MSINC, é calculada no programa AUTOMOS através do parâmetro CJUN:

$CJO = CJUN \cdot \text{Área}$

Área = área da junção, que é obtida dos arquivos <DMM> (Dimensões das Máscaras dos Microblocos).

3.7. As Opções para Modelagem da Mobilidade

No programa MSINC, temos três opções para a modelagem da mobilidade. A escolha é feita através de indicação simbólica do modelo escolhido.

Os seguintes parâmetros devem ser especificados:

U_B - Valor da mobilidade para campos baixos.

EQ * - Escolha simbólica da equação para a mobilidade:

EQ = 0, mobilidade constante (independente do campo);

EQ = 1, equação simplificada, segundo Merckel et al;

EQ = 2, equação proposta por Frohman et al.

FIELD1- Primeiro coeficiente da equação para a mobilidade.

FIELD2- Segundo coeficiente da equação para a mobilidade.

ESAT - Campo crítico para saturação de velocidade. Fazendo-se ESAT = 0, considera-se não existente a saturação de velocidade.

A corrente de dreno (I_{DS}) de um transistor MOS é diretamente proporcional à mobilidade da camada superficial de inversão. Esta mobilidade mantém-se constante até que se atinja uma determinada magnitude para o campo elétrico normal ao canal. A partir deste ponto, a mobilidade decresce à medida que o campo normal aumenta.

A primeira possibilidade de modelagem do MSINC permite uma definição de mobilidade constante, considerando-se, portanto, que o campo elétrico normal não exerce influências apreciáveis sobre o valor desta mobilidade.

A segunda forma de especificação da mobilidade implica em uma formulação de variação da mobilidade com o campo elétrico normal, segundo Merckel, Borel e Cupcea [11].

Merckel et al sugerem que a dependência da mobilidade com o campo normal E_N e o campo lateral E_L pode ser descrita aproximadamente por:

$$\mu_{ef} = \frac{\mu_o}{1 + \alpha |E_N| + \beta |E_L|} \quad (3.15)$$

onde:

μ_{ef} = Mobilidade efetiva da camada de inversão dependente do campo.

μ_o = Mobilidade independente do campo da camada de inversão.

E_N = Campo elétrico normal ao canal.

E_L = Campo elétrico lateral do canal.

α, β = Coeficientes do efeito do campo normal e lateral sobre a mobilidade.

Os autores citados afirmam então que a equação (3.15) pode ser simplificado na

maioria dos casos práticos, com uma boa precisão, chegando a uma equação para a mobilidade da seguinte forma:

$$\mu_{ef} = \frac{\mu_o}{1 + \theta (V_{GS} - V_T)} \quad (3.16)$$

onde:

θ = coeficiente do efeito do campo sobre a mobilidade.

O valor da variável θ é assumido para vários autores [21], [22], [11], [12] co sendo aproximadamente igual a $0,03 \text{ V}^{-1}$, dependendo da tecnologia empregada.

Se esta equação for escolhida, a especificação para o MSINC é feita na forma:

EQ = 1

FIELD1 = valor de θ

FIELD2 = não especificar

A última opção para a escolha da equação da mobilidade é a proposta por Frohman-Bentchkowsky e Vadasz [7]. Embora a dependência da mobilidade efetiva com o campo elétrico normal seja um efeito já conhecido, nenhuma expressão teórica satisfatória é ainda disponível. Isto deve-se ao fato de que uma expressão teórica precisa deve levar em conta o efeito da distribuição e variação do campo elétrico ao longo do canal, que dependem do processo de fabricação. Frohman-Bentchkowsky et al propuserem então uma aproximação empírica para estes efeitos da variação da mobilidade efetiva, baseados na prática experimental. Chegarm então à seguinte equação para a mobilidade média efetiva:

$$\mu_{ef} = \mu_o \cdot \left(\frac{E_{so}}{\bar{E}_s} \right)^{C_1} \quad (3.17)$$

onde: μ_o = Mobilidade efetiva independente do campo. É a mobilidade para $\bar{E}_s < E_{so}$.

E_{so} = Campo elétrico limite, a partir do qual começa a haver redução da mobilidade.

C_1 = Constante empírica, independente da espessura do óxido ou concentração do substrato.

$\bar{E}_s$ = Campo elétrico médio normal ao canal.

$\bar{E}_s$ é dado por:

$$\bar{E}_s = - (V_{GS} - V_{FB} - 2\phi_F - \frac{1}{2} V_{DS}) \frac{C_{ox}}{K_s \cdot \epsilon_o} \quad (3.18)$$

O valor das variáveis E_{so} e C_1 são [7]:

$E_{so} = 6.10^4 \text{ V/cm}$

$C_1 = 0.15$ para dispositivos de canal P

$C_1 = 0.36$ para dispositivos de canal N

Se for escolhida esta equação, a descrição para o MSINC é da seguinte forma:

EQ = 2

FIELD1 = $6.10^4 (E_{so})$

FIELD2 = 0.36 para canal P (C_1)

= 0.15 para canal N (C_1)

A equação de Frohman foi escolhida para ser a especificação padrão do programa CAPETA.

A precisão de um modelo para transistores MOS pode ser aumentada se for incorporado a este o efeito da saturação de velocidade dos portadores no canal. A influência da saturação de velocidade torna-se ainda mais importante em transistores de canal curto.

Como existe uma velocidade máxima finita para o portador no semiconductor, a saturação de corrente de um transistor MOS ocorre quando o campo elétrico no canal assume um valor suficientemente grande para causar uma saturação de velocidade deste portador. A saturação então ocorre porque existe uma densidade de carga constante (dependente da tensão de porta) cuja velocidade através do canal não pode mais ser aumentada, mesmo se aumentarmos a tensão de dreno, isto é, aumentarmos a magnitude do campo elétrico.

O modelo do MSINC segue a proposição de Rodgers et al [12]. A saturação de velocidade é modelada como uma mudança da tensão de saturação, V_{DSAT} .

A velocidade máxima do elétron v_s é dada por:

$$v_s = \mu_o \cdot E_{co} \quad (3.19)$$

onde:

μ_o = Mobilidade para campos baixos.

E_{co} = Campo elétrico crítico, a partir do qual ocorre saturação na velocidade.

Rodgers fez uma linearização da dependência da velocidade do portador com o campo, assumindo que a relação velocidade/campo elétrico permanece constante até que se atinja o limiar da saturação de velocidade. Na Fig. (3.5) mostra-se o comportamento descrito.

A mobilidade, entretanto, é dependente da tensão da porta. Esta variação de mobilidade faz com que o campo crítico de saturação da velocidade seja aumentado, como pode-se verificar na curva tracejada da Fig. (3.5).




Figura 3.5: Velocidade do portador em função do campo elétrico para uma mobilidade constante (μ_o) e para mobilidade dependente do campo normal (μ), tal que $\mu < \mu_o$.

Se definirmos:

$$V_c = E_c \cdot L \quad (3.20)$$

onde:

V_c = Tensão crítica de saturação de velocidade.

E_c = Campo crítico de saturação de velocidade.

L = Comprimento do canal.

Então, a tensão de saturação, levando-se em conta o efeito de saturação de velocidade, pode ser determinada como sendo:

$$V_{DSV} = V_{DSAT} + V_c - (V_{DSAT}^2 + V_c^2)^{1/2} \quad (3.21)$$

V_{DSV} é a nova tensão de saturação devida à saturação de velocidade. Analisando a equação (3.21), veremos que V_{DSV} será sempre menor que a tensão de saturação clássica (V_{DSAT}), mas tornam-se praticamente iguais quando V_c torna-se grande. Em transistores de canal longo, o parâmetro V_c é naturalmente grande (eq. 3.20), de forma que o efeito de saturação de velocidade é mascarado. Isto já não acontece nos transistores de canal curto, onde este efeito pode se tornar predominante.

No programa MSINC, este efeito é considerado e modelado da forma descrita, sendo especificado através do parâmetro ESAT.

ESAT é calculado como:

$$ESAT = \frac{V_{co}}{\mu_o} \text{ [V/cm]} \quad (3.22)$$

μ_o = Mobilidade efetiva independente do campo.

$V_{co} = 6.5 \cdot 10^7 \text{ [cm.s}^{-1}\text{]},$ para elétrons.

$V_{co} = 6 \cdot 10^6 \text{ [cm.s}^{-1}\text{]},$ para lacunas.

Se ESAT não for especificado ou se fizermos $ESAT = 0$, o efeito de saturação de velocidade não é incluído no modelo.

3.8. Modelagem das Capacitâncias de Porta do Transistor MOS

A dependência com a tensão das capacitâncias de porta de dispositivos MOS é uma característica importante que deve ser considerada na modelagem destes dispositivos, especialmente em circuitos dinâmicos.

As capacitâncias entre porta-fonte, porta-dreno e porta-substrato podem ser modeladas separadamente como elementos capacitivos distribuídos não lineares e dependentes de tensão.

As equações das capacitâncias de porta foram calculadas por vários autores [8], [11], [23].

Estas equações, entretanto, são de grande complexidade, tornando impraticável

seu emprego em programas de simulação elétrica para PAC.

Na Fig. 3.6 mostra-se a variação destas capacitâncias com a tensão de porta, para um determinado V_{DS} constante.




Figura 3.6: (a) Variação de C_{GS} , C_{GD} e C_{GB} com a tensão de porta, para um V_{DS} constante; (b) Seção de corte de um transistor MOS, mostrando as capacitâncias intrínsecas.

Pode-se observar que as capacitâncias não dependem somente de V_{GS} , mas também de V_{DS} , ou seja, as capacitâncias dependem do ponto de operação de transistor.

Meyer [8] propôs que a dependência com a tensão destas capacitâncias fossem simplificadas e linearizadas, de forma a permitir sua modelagem através de simuladores elétricos por computador.

Descrevemos então o cálculo das capacitâncias segundo Meyer.

Primeiro, encontra-se a carga total associada à porta:

$$Q_g = \int_0^L Q(z) dz = \int_0^L C_{ox} \cdot V_{ox}(z) dz \quad (3.23)$$

Desenvolvendo-se esta equação chegamos à expressão para Q_g :

$$Q_g = \frac{2}{3} C_{ox} \cdot \left[\frac{(V_{GD} - V_T)^3}{(V_{GD} - V_T)^2 - (V_{GS} - V_T)^2} - \frac{(V_{GS} - V_T)^3}{(V_{GD} - V_T)^2 - (V_{GS} - V_T)^2} \right] \quad (3.24)$$

Definem-se então as seguintes capacitâncias distribuídas:

$$C_{GS} = \frac{\partial Q_g}{\partial V_{GS}} \quad (3.25)$$

$$C_{GD} = \frac{\partial Q_g}{\partial V_{GD}} \quad (3.26)$$

Resultando então:

$$C_{GS} = \frac{2}{3} C_{ox} \left[1 - \frac{(V_{GD} - V_T)^2}{(V_{GS} - V_T + V_{GD} - V_T)^2} \right] \quad (3.27)$$

$$C_{GD} = \frac{2}{3} C_{ox} \left[1 - \frac{(V_{GS} - V_T)^2}{(V_{GS} - V_T + V_{GD} - V_T)^2} \right] \quad (3.28)$$

Verifique que, para V_{GS} menor que V_T , não há formação de canal, de forma que as únicas capacitâncias existentes são a capacitância do óxido fino (C_o) e a capacitância de depleção no substrato (C_D). A capacitância da porta para o substrato resulta, então, da associação em série de C_o e C_D .

Região de corte:

$$C_{GB} = \frac{C_{ox} \cdot C_D}{C_{ox} + C_D} \quad (3.29)$$

$$C_o = C_{ox} \cdot Z \cdot L \quad (3.30)$$

$$C_D = \begin{cases} 0, & \text{para } V_{GB} \leq V_{FB} \\ \frac{C_o}{\left\{ \left[1 + \frac{4}{\gamma^2} (V_{GB} - V_{FB}) \right]^{1/2} - 1 \right\}}, & \text{para } V_{GB} > V_{FB} \end{cases} \quad (3.31)$$

Na região de saturação, teremos

$$C_{GS} = \frac{2}{3} C_0 \quad (3.32)$$

$$C_{GD} = C_{GB} \approx 0 \quad (3.33)$$

Na região triodo, C_{GS} e C_{GD} são dadas pelas equações (3.27) e (3.28), sendo $C_{GB} = 0$.

Na Fig. 3.7 representamos graficamente a variação destas capacitâncias com a tensão da porta para uma polarização dreno-fonte constante.




Figura 3.7: Comportamento das capacitâncias C_{GB} , C_{GS} , C_{GD} com a tensão de porta, para V_{DS} constante, a partir das proposições de Meyer [8].

Este modelo apresenta uma particularidade que dificulta sua implementação: os valores das capacitâncias C_{GS} e C_{GB} apresentam um degrau quando $V_{GS} = V_T$. Do ponto de vista computacional, esta descontinuidade pode fazer com que os algoritmos empregados pelo simulador elétrico para análise transiente não atinjam a convergência [47]. A variação abrupta no valor da capacitância implica em uma mudança também abrupta de carga, de tal forma que se a variação de carga for suficientemente grande, ocorrerão os problemas citados de não-convergência.

A solução empregada no MSINC para contornar este problema consistiu em fazer com que os degraus sejam substituídos por linhas retas indo de $V_T - \phi_F$ até V_T em C_{GS} e

de V_T até $V_T + 2\phi_F$ em C_{GB} . A variação torna-se então mais gradual, sem grandes alterações no modelo. Na Fig. 3.8 é esquematizada, então a variação das capacitâncias C_{GS} e C_{GB} em função da tensão de porta V_{GS} após a modificação.




Figura 3.8: Modificação empregada no MSINC para representar o comportamento das capacitâncias de porta C_{GB} e C_{GS} com a tensão de porta V_{GS} , para V_{DS} constante.

A capacitância do óxido da porta por unidade de área (cm^2), C_{ox} , é o parâmetro requisitado pelo MSINC relacionado com a modelagem das capacitâncias descritas nesta seção. Estas capacitâncias foram calculadas para uma estrutura ideal, portanto são ditas intrínsecas. Além destas, são incluídas as capacitâncias associadas à sobreposição do metal sobre o óxido fino da porta, sobre as regiões do dreno e fonte.

Estas contribuições são calculadas como:

$$C'_{GD} = C_{ox} \cdot Z \cdot (XD + XN) \quad (3.34)$$

$$C'_{GS} = C_{ox} \cdot Z \cdot (XS + XN) \quad (3.35)$$

onde:

- C'_{GD} = Contribuição da sobreposição para a capacitância C_{GD} .
- C'_{GS} = Contribuição da sobreposição para a capacitância C_{GS} .
- Z = Largura do canal.
- XD = Sobreposição do metal da porta sobre óxido fino, sobre o dreno.
- XS = Sobreposição do metal da porta sobre óxido fino, sobre a fonte.
- XN = Difusão lateral do dreno/fonte sob a porta.

Quando o programa CAPETA acessa o arquivo do SUPREM referente ao canal, obtém o valor da espessura do óxido da porta resultante do processo (CZOX). O valor da variável COX é então, calculado:

$$COX = \frac{K_{ox} \cdot \epsilon_o}{CZOX} \quad (3.36)$$

Duas outras capacitâncias por unidade de área (cm^2) associadas ao óxido são calculadas, CCAMP e CFITA. CCAMP é a capacitância associada ao óxido espesso ou óxido de campo. CFITA é a capacitância do óxido existente sobre uma difusão, que geralmente tem um valor intermediário entre CCAMP e COX. Estas capacitâncias serão utilizadas para a modelagem das interconexões de metal sobre óxido. CCAMP e CFITA são calculadas a partir das espessuras do óxido de campo (XCAMP) e da espessura do óxido sobre a fita de difusão (XFITA):

$$CCAMP = \frac{K_{ox} \cdot \epsilon_o}{XCAMP}, \quad CFITA = \frac{K_{ox} \cdot \epsilon_o}{XFITA} \quad (3.37)$$

3.9. Os Modelos para o Efeito de Modulação do Canal

Os transistores MOS, quando operando na região de saturação, apresentam uma condutância de saída não nula. Este efeito é atribuído a uma redução do comprimento do canal devida ao espalhamento da região de depleção do dreno dentro da região do canal.

Um aumento da tensão V_{DS} faz com que a região de depleção da junção dreno-substrato cresça, diminuindo o comprimento efetivo do canal, com um correspondente aumento da corrente do dreno I_{DS} . A dependência da corrente de dreno I_{DS} com o comprimento L do canal é descrita na equação (3.1).

Um transistor MOS é dito estar operando na região de saturação, quando a tensão do dreno é incrementada até o ponto onde a camada de inversão não pode mais ser mantida pela tensão da porta, na extremidade do canal próxima ao dreno. A esta tensão de dreno que corresponde ao limiar da saturação convencionamos chamar V_{DSAT} .

Se a tensão de dreno é aumentada além de V_{DSAT} , começa a ocorrer o desaparecimento da camada de inversão na extremidade do canal próxima ao dreno. O comprimento do canal diminui então de um valor l_{dep} .

A queda de tensão através do canal tende a ser igual à V_{DSAT} . O excesso de tensão, $V_{DS} - V_{DSAT}$, é, então, absorvido na região de depleção de comprimento l_{dep} .

Assumindo, então, que o efeito predominante para a existência de uma condutância não nula na saturação seja a modulação do comprimento do canal, podemos escrever:

$$I_{DSAT} \left|_{V_{DS} > V_{DSAT}} = \frac{I_{DSAT}^*}{1 - \frac{l_{dep}}{L}}, \quad I_{DSAT}^* = I_{DS} \left|_{V_{DS} = V_{DSAT}} \quad (3.38)$$

O programa MSINC oferece três possibilidades para a modelagem da modulação do canal.

A primeira consiste em não levar em conta o efeito de modulação do canal.

Para este caso, a especificação deverá ser:

GDS = 0 (escolha da equação para a modulação do canal).

Os parâmetros ARG1 e ARG2 não precisam ser declarados.

A segunda opção implica na aproximação de uma junção PN depletada.

Crawford [24] modelou a variação do comprimento l_{dep} , considerando que a modulação do canal seja devida à depleção da junção do dreno.

A tensão de saturação é calculada por Crawford através de um modelo que assume Q_B (carga total na região de depleção) constante, o que nos dá:

$$V_{DSAT} = V_{GS} - V_T \quad (3.39)$$

Supondo que a junção do dreno é uma junção abrupta PN e utilizando a solução para a espessura da camada de depleção, chega-se à seguinte expressão para l_{dep} :

$$l_{dep} = \left[\frac{2 \cdot K_S \cdot \epsilon_0}{q \cdot N_{SUB}} \cdot (V_{DS} - V_{DSAT}) \right]^{1/2} \quad (3.40)$$

Se esta for a opção escolhida, a especificação para o MSINC será:

GDS = 1 (escolha da equação para a modulação do canal).

Os parâmetros ARG1 e ARG2 não precisam ser declarados.

A terceira possibilidade de modelagem é através da equação proposta por Frohman-Bentchkowsky e Grove [6]. Estes autores propuseram um modelo mais completo e preciso, sem perder a simplicidade. Descrevemos, então, este modelo.

Na Fig. 3.9 temos o corte de um transistor MOS na saturação e é esquematizada a distribuição do campo elétrico nas imediações do dreno.




Figura 3.9: (a) Seção de um transistor MOS operando na saturação; (b) Distribuição do campo elétrico no dreno do transistor MOS operando na saturação.

Uma tensão efetiva de porta é definida:

$$V'_{GS} = V_{GS} + \frac{Q_{ss}}{C_{ox}} \quad (3.41)$$

onde Q_{ss} = carga fixa efetiva na interface Si-SiO₂.

A dimensão da região de depleção depende da diferença de potencial existente entre o dreno e a extremidade da camada de inversão, que é igual a $V_{DS} - V_{DSAT}$.

Então:

$$l_{dep} = \frac{V_{DS} - V_{DSAT}}{\epsilon_T} \quad (3.42)$$

onde:

ϵ_T = Componente média transversal do campo elétrico próxima à interface Si-SiO₂.

$$\epsilon_T = \epsilon_1 + \epsilon_2 + \epsilon_3 \quad (3.43)$$

A componente ϵ_1 do campo é devida às cargas fixas existentes na junção reversamente polarizada do dreno.

A componente ϵ_2 é devida à diferença de potencial entre a porta e o dreno, que é igual a $V_{DS} - V'_{GS}$.

Por fim, ϵ_3 é devida à queda de potencial entre a porta e a extremidade da camada de inversão, $V'_{GS} - V_{DSAT}$.

ϵ_1 pode ser calculada supondo que a junção do dreno é abrupta. Daí resulta:

$$\epsilon_1 = K(V_{DS} - V_{DSAT})^{1/2}, \quad K = \left(\frac{q N_{SUB}^*}{2 \cdot K_S \cdot \epsilon_O} \right)^{1/2} \quad (3.44)$$

O cálculo exato das componentes ϵ_2 e ϵ_3 implica em achar uma solução bidimensional da equação de Poisson na região de interesse.

Foi adotada então uma solução aproximada, considerando-se as componentes ϵ_2 e ϵ_3 dos campos elétricos transversais como sendo proporcionais aos respectivos campos elétricos normais ao óxido, obtendo-se:

$$\epsilon_2 = \alpha \cdot \frac{K_{ox} \cdot (V_{DS} - V'_{GS})}{K_S \cdot t_{ox}} \quad (3.45)$$

$$\epsilon_3 = \beta \cdot \frac{K_{ox}}{K_s} \cdot \frac{(V'_{GS} - V_{DSAT})}{tox} \quad (3.46)$$

As constantes α e β são os fatores de proporcionalidade dos campos elétricos transversais em relação aos seus respectivos campos normais. Portanto, α e β indicam o quanto os campos elétricos normais se curvam dentro da região de depleção nas proximidades do dreno. É de se esperar que α e β sejam independentes da estrutura, o que foi confirmado por resultados experimentais. Estes resultados mostraram ainda que α e β podem ser considerados constantes, sendo que valores de $\alpha = 0,2$ e $\beta = 0,6$ ajustam-se para a maioria dos casos.

Através de (3.43), (3.44), (3.45) e (3.46) chega-se à:

$$\epsilon_T = K \cdot (V_{DS} - V_{DSAT})^{1/2} + \alpha \frac{K_{ox}}{K_s} \cdot \frac{(V_{DS} - V'_{GS})}{tox} + \beta \frac{K_{ox}}{K_s} \cdot \frac{(V'_{GS} - V_{DSAT})}{tox} \quad (3.47)$$

Obtém-se então a redução ℓ_{dep} do comprimento do canal:

$$\begin{aligned} \frac{1}{\ell_{dep}} &= \frac{1}{\ell_{dep}(N_{SUB})} + \frac{1}{\ell_{dep}(tox)} = \frac{1}{K(V_{DS} - V_{DSAT})^{1/2}} + \\ &+ \frac{K_{ox}}{K_s \cdot tox} \cdot \frac{\alpha(V_{DS} - V'_{GS}) + \beta(V'_{GS} - V_{DSAT})}{(V_{DS} - V_{DSAT})} \end{aligned} \quad (3.48)$$

O termo $|1/\ell_{dep}(N_{SUB})|$ da equação (3.48) representa a contribuição do campo elétrico existente na região de carga espacial associada à junção dreno-substrato. Esta contribuição é a mesma proposta por Crawford. O segundo termo da eq. (3.48), $|1/\ell_{dep}(tox)|$, representa a contribuição para a redução do canal devida aos campos elétricos introduzidos pela presença do eletrodo da porta.

Quando a concentração do substrato for elevada e o óxido da porta for espesso, a eq. (3.48) pode ser aproximada por:

$$\ell_{dep} \approx K(V_{DS} - V_{DSAT})^{1/2} \quad (3.49)$$

que é a aproximação utilizada por Crawford.

Quando a concentração do substrato for baixa e o óxido da porta for pouco espesso, a eq. (3.48) pode ser aproximada:

$$\ell_{dep} \approx \frac{K_s \cdot tox}{K_{ox}} \cdot \frac{(V_{DS} - V_{DSAT})}{\alpha(V_{DS} - V'_{GS}) + \beta(V'_{GS} - V_{DSAT})} \quad (3.50)$$

A modulação do canal segundo as equações de Crawford e Bentschkowsky-Grove é representada na Fig. (3.10) para comparações [5]. Dependendo das condições de fabricação, isto é, da concentração efetiva de substrato, da espessura do óxido, as duas curvas podem se tornar iguais (equações 3.40 e 3.49).




Figura 3.10: Comparação das equações para a modulação do canal.

O programa CAPETA utiliza preferencialmente a equação de Frohman-Bentschkowsky.

Se esta opção for a escolhida, as declarações serão da forma:

GDS = 2 (escolha da equação).

ARG1 = Valor do primeiro coeficiente (α) da equação da modulação do canal.

ARG2 = Valor do segundo coeficiente (β) da equação da modulação do canal.

3.10. Cálculo da Difusão Lateral Efetiva

Para o cálculo da resistência associada a uma fita difundida, é usual o emprego do conceito de resistência de folha. Assumindo que a fita tem um formato retangular, com um comprimento L e uma largura W, a resistência desta fita pode ser calculada como:

$$R = \frac{(L/W)}{\int_0^{x_j} \sigma(x) dx} \quad (3.51)$$

onde:

x_j = Profundidade de junção

$\sigma(x)$ = Condutividade em função da profundidade.

A condutividade $\sigma(x)$ está relacionada com o perfil de impurezas através da relação:

$$\sigma(x) \cong q \cdot \mu(N) \cdot N(x) \quad (3.52)$$

onde:

$\mu(N)$ = Mobilidade dos portadores majoritários, que é função da concentração de impurezas.

$N(x)$ = Concentração líquida de impurezas.

A resistência de folha é definida por

$$\rho_s' = \frac{1}{\int_0^{x_j} \sigma(x) dx} = R_{QUAD} \quad (3.53)$$

A resistência, então, pode ser calculada através de

$$R = \rho_s' \cdot \frac{L}{W} \quad (3.54)$$

A aplicação da equação (3.54), entretanto, só é válida para $W \gg x_j$, devido ao efeito da difusão lateral que ocorre durante o processo de fabricação convencional.

A correção do cálculo da resistência pode ser feita analisando-se as contribuições da parte central retangular e das partes curvas laterais. Refira-se então à Fig. (3.11.a).




Figura 3.11: (a) Esquema representativo das contribuições do centro e das laterais para a resistência da fita; (b) Difusão lateral assumida para o cálculo da contribuição das laterais; (c) Esquema da difusão lateral efetiva.

A condutância total da fita é

$$G = \frac{1}{R} = G_{\text{CEN}} + 2 G_{\text{LAT}} = \frac{W}{\rho_s L} + 2 G_{\text{LAT}} \quad (3.55)$$

A condutância da parte central é calculada através da eq. (3.54).

Supondo uma difusão lateral da forma esquematizada na Fig. (3.11.b), a condutância lateral pode ser calculada como

$$G_{\text{LAT}} = \frac{1}{L} \int_0^{\pi/2} d\theta \int_0^{x_J} r \cdot \sigma(r, \theta) dr \quad (3.56)$$

Para uma resolução exata da eq. (3.56), é necessário dispor de uma distribuição bidimensional do perfil de impurezas na parte lateral da difusão. Do ponto de vista prático, podemos resolver o problema, assumindo que o perfil de impurezas não se modifica radialmente na difusão lateral. Fazendo as aproximações usuais, de que a condutividade é devida aos portadores majoritários e de que a densidade de portadores é igual à concentração líquida de impurezas, teremos:

$$\sigma(r) = q \cdot \mu [N(r)] N(r) \quad (3.57)$$

A condutância lateral fica então

$$G_{\text{LAT}} = \frac{\pi}{2L} \cdot q \int_0^{x_J} \mu [N(r)] \cdot r \cdot N(r) dr \quad (3.58)$$

Definimos então uma condutância lateral por unidade de comprimento:

$$G_N = G_{\text{LAT}} \cdot L = \frac{\pi}{2} \cdot q \int_0^{x_J} \mu [N(r)] \cdot r \cdot N(r) dr \quad (3.59)$$

A mobilidade dos portadores majoritários é função da concentração de impurezas. Antoniadis et al [25] utilizaram um equacionamento da variação da mobilidade com a concentração para o cálculo da resistência de folha obtendo uma boa concordância entre os cálculos e os dados experimentais. No presente estudo seguiremos o mesmo procedimento:

Caughey e Thomas [26] determinaram que a mobilidade pode ser expressa da seguinte forma:

$$\mu(N) = \mu_{\min} + \frac{(\mu_{\max} - \mu_{\min})}{[1 + (\frac{N}{N_{\text{ref}}})^\beta]} \quad (3.60)$$

onde:

$\mu_{\min}$ = Menor valor esperado para a mobilidade.

$\mu_{\max}$ = Maior valor esperado para a mobilidade.

N = Concentração de impurezas.

N_{ref} = Concentração de referência.

β = Fator exponencial que controla a variação da mobilidade em torno da concentração de referência N_{ref} .

Antoniadis et al [25] obtiveram uma melhor concordância entre os valores calculados e os dados experimentais utilizando valores recentes [27] da NBS (National Bureau of Standards) para os parâmetros da equação de ajuste da curva, eq. (3.60), em substituição aos dados antigos publicados [26], [28]. O emprêgo destes novos valores para os parâmetros da mobilidade resultaram em uma excelente aproximação entre os valores medidos e os valores calculados numericamente para as resistências de folha. Foram empregados então estes valores, que são descritos a seguir.

Semicondutor	$\mu_{\min}$	$\mu_{\max}$	N_{ref}	β
Tipo P	49,705	467,729	$1,606 \cdot 10^{17}$	0.700
Tipo N	55,24	1388,157	$1,072 \cdot 10^{17}$	0.733

Tabela 3.1: Valores dos parâmetros da curva de ajuste da mobilidade (eq. 3.60), segundo [25].

A equação (3.59) é, então, calculada numericamente. O algoritmo implementado para a resolução é descrito em detalhes no Apêndice B.

Calculado o valor de G_N , podemos definir uma difusão lateral efetiva, DLEF, tal que a condutância lateral de uma fita retangular com uma largura igual a DLEF tenha a mesma condutância G_{LAT} da fita de borda curva da lateral. Para maior elucidação, consulte a Fig. (3.11.c).

Assim,

$$R_{\text{LAT}} = \frac{1}{G_{\text{LAT}}} = R_{\text{QUAD}} \cdot \frac{L}{\text{DLEF}} \quad (3.61)$$

Portanto:

$$G_{\text{LAT}} = \frac{1}{R_{\text{QUAD}}} \cdot \frac{\text{DLEF}}{L} \quad (3.62)$$

Utilizando a eq.(3.59), determina-se

$$G_N = \frac{\text{DLEF}}{R_{\text{QUAD}}} \quad (3.63)$$

Daí

$$DLEF = G_N \cdot RQUAD \quad (3.64)$$

O valor da resistência da fita pode então ser calculada como:

$$R = RQUAD \cdot \frac{L}{(W + 2DLEF)} \quad (3.65)$$

A definição de uma difusão lateral efetiva DLEF facilita então os cálculos das resistências das fitas de difusão existentes em circuitos integrados. Uma outra vantagem decorre da existência de uma estrutura de teste definida pelo NBS, misto de um dispositivo de Van der Pauw e uma ponte (cross-bridge), que possibilita a medida da difusão lateral efetiva [29] DLEF aqui definida. Este é um fator importante do ponto de vista de aquisição de dados e criação e manutenção do arquivo de dados estatísticos, já que o parâmetro pode ser avaliado.

Na equação do cálculo de G_{LAT} (eq. 3.56) aproximamos a curvatura da borda lateral por um arco de círculo de raio constante e igual a x_j . Na realidade, o raio é variável, sendo menor que x_j na superfície. O valor deste raio na superfície é dependente das condições particulares com que é realizado o processo e das dimensões da janela aberta no óxido para a deposição de impurezas [30]. Mas, devido ao efeito de "overetch" do óxido, as dimensões da janela real podem ser maiores que as determinadas na máscara, tornando menor o erro da aproximação empregada.

O cálculo de DLEF é executado através da subrotina CONDUT do programa CAPETA.

3.11. Cálculo da Resistência de Contato

A interconexão de dispositivos em circuitos integrados pode ser realizada através de fitas de metal, estabelecendo-se contatos entre a camada de metalização e o material semicondutor nas regiões de interesse.

O contato ôhmico metal-semicondutor apresenta uma resistência que pode ter uma influência importante no comportamento elétrico do circuito.

Isto tende a ser particularmente verdadeiro em LSI e VLSI [31]. À medida que se obtém uma maior densidade de integração, tornando os dispositivos cada vez menores, diminui-se a área de contato metal-semicondutor, aumentando-se a resistência do contato.

O primeiro trabalho onde se procurou modelar a resistência de contato em circuitos monolíticos planares é devido a Kennedy e Murley [32]. Estes autores desprezaram a resistência associada à região de transição existente entre a difusão e o metal, levando em consideração apenas o efeito de adensamento (crowding) de corrente ao longo do contato.

Chang et al [34] fizeram um estudo visando mais uma análise teórica fenomenológica da resistência de contato associada especificamente com a interface metal-semicondutor e sua dependência com a temperatura, potencial da barreira e a concentração de impurezas.

A resistência da região de transição é calculada como sendo função de duas componentes principais: a emissão termoiônica e o efeito de tunelamento.

Ting e Chen [33] calcularam a contribuição para a resistência de contato devida ao adensamento de corrente na camada difundida, na região do contato, e a correção para a resistência decorrente de larguras diferentes para a fita difundida e para o contato. Propuseram ainda um dispositivo de medidas e teste, que é um resistor de forma especial com prolongamentos laterais da difusão, o qual permite a avaliação da variação do potencial sob a região de contato.

Aqui usaremos a expressão "resistência de contato" para simbolizar a resistência associada apenas ao contato entre o metal e o semiconductor. Somando as contribuições, citadas acima, de Ting e Chen à resistência de contato, teremos a "resistência Terminal".

Trabalhando independentemente, Murrmann e Widmann [32] e Berger [35], [36] chegaram ao modelo de linha de transmissão, que leva em consideração os efeitos da interface metal-semiconductor, sendo o modelo mais completo disponível atualmente na literatura.

O modelo de linha de transmissão como proposto por Berger é o empregado no programa CAPETA e no caso de estudo do programa AUTOMOS a ser discutido no próximo capítulo.

Dependendo da direção do fluxo de corrente nas proximidades do contato, podemos classificar contatos planares como sendo do tipo vertical ou do tipo horizontal. Se o fluxo de corrente é normal à superfície do contato, dizemos tratar-se de um contato vertical. O contato é dito horizontal se a corrente flui de forma aproximadamente paralela à superfície de contato. Os dois tipos de contato são esquematizados na Fig. (3.12).




Figura 3.12: (a) Contato do tipo vertical, corrente fluindo perpendicular à superfície de contato; (b) Contato do tipo horizontal, corrente fluindo paralela à superfície do contato.

A resistência de contato vertical, R_{cv} pode ser calculada como:

$$R_{cv} = \frac{\rho_c}{A_c} \quad (3.66)$$

onde:

ρ_c = Resistividade de contato ($\Omega \cdot \text{cm}^2$)

A_c = Área do contato

Veremos, agora, a resistência de um contato do tipo horizontal.

A região de contato pode ser dividida em três partes principais:

- Semicondutor
- Camada de interface metal-semicondutor
- Metalização de contato




Figura 3.13: (a) Seção de corte de um resistor mostrando as três partes principais da região de contato; (b) Planta do resistor.

A camada semicondutora é caracterizada pela resistência de folha R_s e a profundidade de junção x_j .

A camada de metalização poderia ser caracterizada por sua resistência de folha, R_M . Entretanto, na derivação do modelo, esta resistência é considerada desprezível já que apresenta um valor pelo menos duas ordens de grandeza menor que a do semicondutor. Portanto, a metalização foi considerada um plano equipotencial.

Determinando as equações diferenciais que descrevem matematicamente o problema, Berger percebeu sua semelhança com as equações de uma linha de transmissão, utilizando sua solução geral.

Na Fig. (3.14) temos a representação do modelo.

Resolvendo as equações da linha de transmissão, Berger chegou à seguinte expressão para o cálculo da resistência de contato horizontal

$$R_c = \frac{\rho_c}{w \cdot d} \cdot \alpha \cdot d \cdot \coth(\alpha d) \quad (3.67)$$

$$\alpha = \sqrt{\frac{R_s}{\rho_c}} \quad (3.68)$$




Figura 3.14: Modelagem da resistência de contato, segundo Berger.

onde:

w = Largura do contato

d = Comprimento do contato

R_s = Resistência de folha do semicondutor

O valor da resistividade de contato ρ_c depende da concentração de impurezas da camada difundida.

Berger executou uma série de medidas [36] para determinar o valor da resistividade de contato em função da resistividade média da camada difundida.

No programa CAPETA, o valor de ρ_c para contatos Al-Si é calculado a partir das curvas publicadas por Berger. Para isto, é identificado o tipo de impurezas da difusão e escolhida a curva correspondente. Cada uma das curvas é dividida em trechos, e em cada trecho é realizada uma aproximação da curva por meio de uma função exponencial.

Para impurezas do tipo P, existe um certo espalhamento no valor de ρ_c , sendo definidas duas curvas que delimitam uma região de provável valor da resistividade de contato. No programa, foi utilizada a curva de limite superior, que nos dará o maior valor de resistividade de contato, garantindo-nos que o cálculo é válido para o pior caso.

O cálculo da resistividade de contato é realizado através da subrotina RESIST.

Estudos e medidas realizadas da resistência de contato [37], [38] mostram que o modelo aqui utilizado apresenta resultados confiáveis para a previsão desta resistência.

3.12. Cálculo do Potencial de Superfície e Parâmetros Relacionados.

O potencial de superfície associado à formação de uma camada de inversão (ψ_s) e a carga fixa da camada de depleção (Q_B) são parâmetros necessários para o cálculo

da tensão de limiar (V_T) de transistores MOS. Consideremos então um transistor MOS para avaliarmos estes parâmetros.

Se incrementarmos a tensão entre a porta e o substrato, aumentamos também o campo elétrico na porta. À medida que o campo na porta aumenta, cria-se uma região de depleção no substrato. A carga nesta região é devida às impurezas ionizadas, sendo portanto imóvel e não contribuindo para a condução. Quando o campo elétrico torna-se suficientemente forte, portadores minoritários são acumulados na superfície, conectando eletricamente o dreno e a fonte. A camada de depleção serve como um isolador entre o canal e o substrato. Na Fig. 3.15 é apresentada a curva de densidade de carga nas duas regiões.




Figura 3.15: Curva da densidade de cargas nas regiões de depleção e inversão, segundo Ihantola e Moll [2].

A camada de inversão é considerada efetivamente formada quando o campo elétrico é suficiente para provocar uma curvatura das bandas tal que a concentração de portadores na região de inversão é igual à concentração do substrato. Isto acontece quando o potencial de superfície é igual a [39].

$$\psi_s = 2 \phi_F \quad (3.69)$$

Portanto:

$$\psi_s = + 2 \frac{KT}{q} \ln \left(\frac{N_A}{n_i} \right) \quad , \text{ para substrato tipo P} \quad (3.70.a)$$

$$\psi_s = - 2 \frac{KT}{q} \ln \left(\frac{N_D}{n_i} \right), \text{ para substrato tipo N} \quad (3.70.b)$$

ϕ_F é o potencial do nível de Fermi no substrato.

Como a camada de inversão é muito fina comparada com a camada de depleção, a carga presente na região de depleção, para uma concentração constante no substrato, pode ser calculada como

$$Q_B = q \cdot N_{SUB} \cdot W \quad (3.71)$$

onde:

W = Profundidade da camada de depleção.

Admitindo que para $|\psi_s| < |2\phi_F|$, toda tensão aplicada à porta contribui apenas para a formação da região de depleção e para $|\psi_s| > |2\phi_F|$, toda carga formada estará principalmente na camada de inversão, com expansão desprezível na camada de depleção, a profundidade da região de depleção W é dada por

$$W = \left(\frac{2 \cdot K_s \cdot \epsilon_o \cdot |2\phi_F|}{q \cdot N_{SUB}} \right)^{1/2} \quad (3.72)$$

Então

$$Q_B = \left(2K_s \cdot \epsilon_o \cdot q \cdot N_{SUB} \cdot |2\phi_F| \right)^{1/2} \quad (3.73)$$

As equações (3.69), (3.70.a), (3.72) e 3.73) são válidas quando a concentração do substrato for aproximadamente constante.

Como o perfil de impurezas sob a porta pode ser variável, como no caso de uma implantação iônica ou difusão, optamos no programa CAPETA por um cálculo do potencial de superfície válido para o caso de um perfil de impurezas genérico.

A solução do potencial de superfície para uma dopagem do canal não-uniforme implica na resolução numérica da equação de Poisson.

A equação de Poisson para o caso unidimensional é:

$$\frac{d^2\psi}{dx^2} = \frac{q}{K_s \cdot \epsilon_o} (N(x) + p - n) \quad (3.74)$$

São feitas então as aproximações usuais de que o campo elétrico é nulo na borda da camada de depleção e que o número de portadores n e p é desprezível devido ao

campo elétrico existente na região de depleção, que tende a afastá-los, e também por que este número é pequeno comparado com a concentração líquida de impurezas.

Troutman [40] derivou uma equação analítica para o potencial de superfície de um canal com concentração não-uniforme de impurezas que é utilizada como condição de contorno da equação de Poisson.

No trabalho citado acima, é determinado o nível crítico de inversão em função do potencial de superfície.

Quando a densidade de carga dos portadores móveis se torna comparável à concentração de impurezas do substrato na borda da região de depleção, esta camada de portadores móveis efetivamente blinda a região do substrato do campo elétrico resultante da tensão aplicada entre a porta e o substrato. A partir deste ponto, a população de portadores móveis aumenta exponencialmente com o incremento do potencial na superfície, enquanto que a região de depleção pouco se expande.

Nestas condições, o nível crítico de inversão foi calculado por Troutman como sendo correspondente ao seguinte potencial de superfície:

$$\psi_s = + \frac{KT}{q} \ln \left[N_B \cdot N(W) / n_i^2 \right] \quad (3.75)$$

para substrato do tipo P

$$\psi_s = - \frac{KT}{q} \ln \left[N_B \cdot N(W) / n_i^2 \right] \quad (3.76)$$

para substrato do tipo N

onde:

$N(W)$ = Concentração de impurezas na borda da região de depleção.

A equação de Poisson é resolvida numericamente através de iterações sucessivas, onde se procura encontrar um valor para W que satisfaça simultaneamente as equações (3.74) e (3.75/3.76). O algoritmo desenvolvido para este cálculo é descrito no Apêndice C.

Além do potencial de superfície, ψ_s , o algoritmo obtém os valores da profundidade da região de depleção, W , e a carga desta região (Q_B). O valor de Q_B é calculado através de

$$Q_B = \int_0^W N(x) dx \quad (3.77)$$

Com o valor de Q_B e W , obtemos também a concentração efetiva do substrato, DNB . Empregando a equação (3.71), obtém-se o valor de DNB

$$DNB = \frac{Q_B}{q \cdot W} = N_{SUB}^* \quad (3.78)$$

A concentração efetiva do substrato, DNB, corresponde a um valor de dopagem constante do substrato tal que a carga da região de depleção Q_B seja a mesma calculada para um perfil genérico, com um mesmo valor W para a profundidade da camada de depleção. Ou seja, Q_B poderia ser calculada a partir da equação (3.73) como se estivéssemos tratando de uma formulação de concentração constante, a correção sendo realizada através de DNB:

$$Q_B = (2.K_s \cdot \epsilon_o \cdot q \cdot DNB |\psi_s|)^{1/2} \quad (3.79)$$

Na implementação do algoritmo do cálculo do potencial de superfície procurou-se garantir a convergência, a eliminação de possíveis erros do usuário e a otimização do tempo de execução. Citamos a seguir os pontos mais relevantes dos cuidados tomados:

- (a) - Técnicas de integração adequadas. São utilizados os métodos de Simpson [20] e Trapézio. Como o método de Simpson tem um menor erro de aproximação, procurou-se utilizar, sempre que possível, este método. Tratando-se de um perfil discreto e como o método de Simpson só pode ser utilizado com um número ímpar de pontos, o algoritmo procura trabalhar com um número ímpar de pontos da tabela do perfil de impurezas. A integral por Trapézio é utilizada quando só tivermos dois pontos ou como complemento da integral por Simpson, quando o número de pontos for par.
- (b) - Utilização de passo geométrico para busca do valor de W ao invés de passo de busca constante, para otimizar o tempo de execução. No sentido crescente, o passo incremental é feito duas vezes maior que o anterior, e no sentido decrescente o passo torna-se duas vezes menor que o antecedente.
- (c) - Detecção de mudança de espaçamento no perfil fornecido pelo SUPREM e utilização do passo correto em cada região da tabela.
- (d) - Como se dispõe de um número finito de pontos no perfil discreto, fez-se uso de delimitadores e testes para prevenir que o apontador de busca do valor de W passe do último ponto da tabela. Na primeira tentativa é feita uma limitação e na segunda interrompe-se a execução e envia-se uma mensagem de aviso ao usuário descrevendo o erro e como proceder para eliminá-lo.
- (e) - Utilizar resultados anteriores das integrações quando o apontador de busca aumentar sua distância em relação à interface Si-SiO₂ e recalcular a partir da superfície quando o apontador diminuir esta distância. Assim, procurou-se otimizar o algoritmo, evitando-se repetições desnecessárias de operações de integração numérica.
- (f) - Quando a dopagem na superfície do silício for de tipo diferente da dopagem do substrato, como no caso de implantação iônica, o apontador de busca deverá ultrapassar esta região e começar a busca de W a partir do primeiro ponto onde a impureza for do tipo correspondente ao substrato especificado.
- (g) - Se durante a execução do item (f) o apontador chegar ao fim da tabela, a execução é interrompida, enviando-se uma mensagem de aviso ao usuário descrevendo o erro e como proceder para evitá-lo.
- (h) - É realizada uma verificação do tipo de impurezas onde está o contato do substrato, conforme especificação fornecida pelo usuário. Se o tipo de impurezas for diferente do substrato assumido para o dispositivo, é en-

viada uma mensagem de aviso ao usuário cientificando-o do erro. Neste caso, o potencial de superfície não é calculado.

O cálculo do potencial de superfície é realizado pela subrotina POTSUP.

3.13. Cálculo da Tensão de Limiar

A tensão de limiar para polarização nula entre fonte e substrato, V_{TO} , é dada pela equação

$$V_{TO} = \phi_{ms} - \frac{Q_{ss}}{C_{ox}} + \psi_s - \frac{Q_B}{C_{ox}} \quad (3.80)$$

onde:

ϕ_{ms} = Diferença entre as funções trabalho do semiconductor e do material da porta.

Q_{ss} = Densidade efetiva de carga fixa na interface Si-SiO₂.

A diferença entre as funções trabalho entre o semiconductor e o material da porta, ϕ_{ms} , é dado por [39].

$$\phi_{ms} = \phi_m - \phi_s \quad (3.81)$$

O valor de ϕ_m para vários metais é tabelado abaixo:

METAL	ϕ_m (eV)
AL	3.2
AU	4.1
Ag	4.2
CU	3.8
Mg	2.4
Ni	3.6

Tabela 3.2: Valores de ϕ_m para vários metais [48].

O valor de ϕ_s é obtido através de:

$$\phi_s = \phi_{so} + \left(\frac{E_g}{2q} + \phi_F \right) \quad (3.82)$$

onde:

$\phi_{so} = 3.25V$ para o sistema Si-SiO₂.

A 300°K, o valor de $E_g/2q$ é de 0,55V

O parâmetro ϕ_F é obtido através de

$$\phi_F = \frac{KT}{q} \cdot \ln \left(\frac{N_A}{n_i} \right), \text{ para substrato tipo P} \quad (3.83.a)$$

$$\phi_F = - \frac{KT}{q} \cdot \ln \left(\frac{N_D}{n_i} \right), \text{ para substrato tipo N} \quad (3.83.b)$$

A concentração intrínseca de portadores no silício é obtida por

$$n_i = 3,9 \cdot 10^{16} \cdot T^{3/2} \cdot e^{(-1.21/2KT)} / \text{cm}^3 \quad (3.84)$$

o que dará para $T = 300^\circ K$

$$n_i \cong 1,4 \cdot 10^{10} / \text{cm}^3$$

logo,

$$\phi_s = 3,8 + \phi_F \quad (3.85)$$

Se, ao invés de porta metálica, empregarmos porta de silício, o cálculo de ϕ_{ms} é feito da seguinte forma

$$\phi_m = \phi_{so} + \left(\frac{E_g}{2q} + \phi_{FP} \right), \text{ onde } \phi_{FP} = \phi_F \text{ da porta} \quad (3.86)$$

$$\phi_s = \phi_{so} + \left(\frac{E_g}{2q} + \phi_{FS} \right), \text{ onde } \phi_{FS} = \phi_F \text{ do substrato} \quad (3.87)$$

Dai,

$$\phi_{ms} = \phi_{FP} - \phi_{FS} \quad (3.88)$$

Quanto à densidade de estados de superfície (Q_{ss}), seu valor é função da orientação do cristal, mostrando também uma forte dependência em relação ao processo de fabricação. É um parâmetro obtido por meio de medidas e deve-se utilizar seu valor mais provável para um dado processo.

A obtenção dos parâmetros C_{ox} , ψ_s e Q_B foi descrita nas seções precedentes, sendo desnecessários maiores comentários.

A medida que transistores MOS são construídos com menores dimensões efeitos de tamanho mínimo começam a se tornar importantes. Discutiremos, então, estes efeitos.

Quando o comprimento do canal de um transistor MOS torna-se curto em relação à profundidade de junção do dreno e fonte, a tensão de limiar V_T decresce. A integral da concentração de impurezas dentro da região de depleção sob a porta representa a carga total de depleção Q_B . No caso de dispositivos de canal curto, Q_B revela-se menor que o valor calculado pela teoria clássica, baseada em transistores ideais de canal longo, porque algumas das linhas de campo elétrico que partem de cargas nas proximidades do dreno e fonte, terminam no dreno e fonte ao invés de fazê-lo na porta. Daí, a densidade de cargas sob a porta ser efetivamente reduzida, fazendo com que a tensão de limiar assumira um valor menor.

Yau [41] introduziu um modelo baseado em considerações geométricas que aproxima razoavelmente este efeito.

A tensão de limiar é dada pela equação

$$V_T = V_{FB} + \psi_s - \frac{Q_B}{C_{ox}} \quad (3.89)$$

Para incluir os efeitos do tamanho do canal, e das profundidades de junção do dreno e fonte na equação de V_T , Yau assume uma forma cilíndrica para a borda da junção do dreno e fonte, com um raio igual à profundidade desta junção. Na Fig. 3.16 é mostrado o modelo utilizado por Yau.




Figura 3.16: Modelo utilizado por Yau [41] para determinar a variação na tensão de limiar.

As linhas de campo que partem das cargas da região de depleção podem ser aproximadas intuitivamente como na Fig. 3.16. Assim, as linhas de campo que partem das cargas incluídas na região trapezoidal chegam até a porta, enquanto que as linhas das cargas fora desta região terminarão nas difusões do dreno e fonte.

Baseando-nos nesta aproximação geométrica, a carga do substrato dentro do trapézio pode ser calculada:

$$Q'_B = q \cdot N_{SUB}^* \cdot W \left(\frac{L + L'}{2L} \right) \quad (3.90)$$

onde:

Q'_B = densidade de carga efetiva por unidade de área da região de depleção dentro do trapézioide.

Através de cálculos trigonométricos, chega-se à:

$$F = \frac{L + L'}{2L} = 1 - \left[\left(1 + \frac{2W}{x_J} \right)^{1/2} - 1 \right] \frac{x_J}{L} \quad (3.92)$$

Assumindo que o efeito do trapézio de cargas é aproximadamente uniforme na inversão, poderemos calcular V_T nestas condições:

$$V_T = V_{FB} + \psi_s - F \cdot \frac{Q_B}{C_{ox}} \quad (3.93)$$

A equação (3.93) tem a mesma forma da equação (3.89), a menos de um fator de correção F aplicado em Q_B que nos dará $Q'_B = F \cdot Q_B$, Q'_B sendo então uma carga efetiva.

A equação (3.93) pode ser empregada para transistores com concentração do substrato e tamanho do canal usuais, se o substrato não for polarizado.

Quando o substrato for polarizado, o trapézio descrito na Fig. 3.16 mudará de forma de acordo com a magnitude da tensão de polarização, até atingir um formato triangular, ou seja, L' torna-se igual à zero. Chamaremos esta tensão para a qual ($L' \rightarrow 0$) de V_{BX} .

Empregando-se a equação (3.92), podemos calcular a profundidade W da região de depleção quando $L' \rightarrow 0$:

$$W(L' \rightarrow 0) = W' = \frac{L}{2x_J} \left[x_J + \frac{L}{4} \right] \quad (3.94)$$

W' pode ser calculado em função de V_{BX} .

$$W' = \left[\frac{2K_s \cdot \epsilon_o (|\psi_s| + V_{BX})}{q \cdot N_{SUB}^*} \right]^{1/2} \quad (3.95)$$

Empregando as equações (3.94) e (3.95), determinamos a tensão V_{BX} .

$$V_{BX} = \frac{q \cdot N_{SUB}^*}{2K_s \cdot \epsilon_o} \left[\frac{L}{2x_J} (x_J + \frac{L}{4}) \right]^2 - |\psi_s| \quad (3.96)$$

O autor do modelo sugere que se empreguem as seguintes correções para o cálculo da carga efetiva Q_B' :

Quando a tensão de polarização for menor que V_{BX} , Q_B' é calculada através de

$$Q_B' = F \cdot Q_B \quad (3.97)$$

sendo F dado pela equação (3.92).

Quando a tensão de polarização for maior que V_{BX} , calcula-se Q_B' através de

$$Q_B' = \frac{q \cdot N_{SUB}^*}{2} [W' + 2\alpha(W-W')] \quad (3.98)$$

$$\text{sendo } \alpha = \frac{1}{4(1 + \frac{2x_J}{L})} \quad (3.99)$$

e W' calculado como na equação (3.94)

Dados experimentais mostram que, neste caso, a dependência de V_T com a polarização do substrato torna-se muito pequena e Q_B' pode ser calculada alternativamente através da equação (3.97) com $F = 0,5$.

O modelo proposto por Yau, entretanto, só é válido para valores pequenos de tensão dreno-fonte. Moll [42] propôs outro modelo, similar ao de Yau, levando em consideração a deformação do trapezóide de cargas devido à tensão V_{DS} . O modelo empregado no MSINC não permite incluir as modificações propostas por Moll.

Quanto ao modelo de Yau, a correção de Q_B implica também em uma correção no parâmetro de entrada DNB do programa MSINC.

A redução da largura do canal também provoca variações na tensão de limiar de transistores MOS. Na Fig. 3.17 mostramos um corte do canal, onde se pode observar a diferença entre a região de depleção considerada na teoria clássica e a situação real.

A fronteira ideal é considerada como sendo abrupta e com a mesma largura Z do óxido fino. A fronteira real tem uma forma aproximadamente parabólica, terminando além da região de óxido fino. Quando a largura do canal é bem maior que a profundidade W da camada de depleção, este efeito de curvatura torna-se desprezível. Mas, à medida que a




Figura 3.17: Corte do canal de um transistor MOS, mostrando as diferenças entre a fronteira real e a ideal para a região de depleção.

largura do canal decresce, a tensão de limiar aumenta, devido à existência de uma carga adicional na região de depleção.

Jeppson [43] calculou a variação ΔV_T devida a este efeito, baseado no trabalho de Lee [44], chegando à seguinte expressão para a variação da tensão de limiar:

$$\Delta V_T = \frac{q \cdot N_{SUB}}{C_{OX}} \left\{ \frac{s}{W} (x_n - x_{no}) + \frac{4 \cdot s \cdot f \cdot x_J}{LZ} \left[x_J (x_n - x_{no}) - \left(\frac{x_n^2}{2} - \frac{x_{no}^2}{2} \right) - x_J^2 \ln \left(\frac{x_J - x_n}{x_J + x_{no}} \right) \right] \right\} \quad (3.100)$$

onde:

x_J = Profundidade de junção

L = Comprimento do canal

Z = Largura do canal

x_n, x_{no} = Profundidade de depleção com e sem polarização do substrato

s = Fator de correção para a largura do canal

f = Fator de ajuste

No programa CAPETA não é realizada atualmente a correção para canal estreito. Como este efeito só se torna apreciável quando a largura do canal torna-se comparável com a profundidade de depleção, verifica-se que esta correção não tem sentido prático no momento. Além disso, o autor é pouco claro a respeito das constantes de correção s e f , nem indica a forma de avaliação e obtenção das mesmas.

O efeito de tamanho mínimo ocorre quando as dimensões dos dispositivos tornam-se suficientemente pequenas para que ocorram simultaneamente os efeitos de canal curto e canal estreito.

Wang [45] propôs uma relação entre a tensão de limiar de um dispositivo de pequenas dimensões com a tensão de limiar de um dispositivo clássico de grandes dimensões, partindo do fato de que não existe dependência mútua entre os dois efeitos já discutidos.

Segundo Wang, a tensão de limiar para um dispositivo de tamanho mínimo pode ser aproximada por

$$V_T \Big|_{TM} = V_T \Big|_{class} - \Delta V_T \Big|_{cc} + \Delta V_T \Big|_{ce} \quad (3.101)$$

onde:

- $V_T \Big|_{TM}$ = Tensão de limiar para um transistor MOS de pequenas dimensões
- $V_T \Big|_{class}$ = Tensão de limiar clássica, para um dispositivo de grandes dimensões.
- $\Delta V_T \Big|_{cc}$ = Variação da tensão de limiar devida ao efeito de canal curto
- $\Delta V_T \Big|_{ce}$ = Variação da tensão de limiar devida ao efeito de canal estreito.

Na Fig. 3.18 é apresentada uma verificação da equação para a tensão de limiar (eq. 3.101) segundo a proposição de Wang.




Figura 3.18: Verificação experimental da equação (3.101) para a tensão de limiar para dispositivos de pequenas dimensões, segundo Wang [45].

Pode-se verificar a boa concordância entre os valores calculados e os valores experimentais.

Para o cálculo da tensão de limiar, é invocada a subrotina VTGAMA pelo programa principal do CAPETA. Na subrotina VTGAMA é calculada também a concentração efetiva do substrato, DNB.

Além da tensão de limiar VTO dos transistores MOS, é também calculado VXO, que é a tensão de limiar do óxido espesso (ou de campo).

O valor de VXO é um dado importante para a verificação do comportamento de transistores parasitas.

3.14. Geração do Arquivo de Parâmetros Elétricos

Após a execução dos cálculos dos parâmetros pelo programa CAPETA, é gerado um arquivo de dados, gravado em disco, com o respectivo nome designado pelo projetista.

Este arquivo <PEL> do sistema PAC-1 contém os valores dos parâmetros elétricos calculados que serão posteriormente utilizados pelo programa AUTOMOS para realizar a modelagem automática dos microblocos.

Na tabela (3.3) temos os valores padrões utilizados pelo programa CAPETA para alguns parâmetros elétricos. Se os parâmetros necessários para sua avaliação não forem fornecidos através do arquivo de dados estatísticos de processo <PRO> do sistema PAC-1 e se não forem utilizados os resultados da simulação do processo pelo SUPREM-II, o programa adotará estes valores padrões embutidos.

VARIÁVEIS	VALOR PADRÃO	UNIDADES
XJ	2,0	μ_m
CJUN	0	F/μ_m^2
PHI	0,6	V
JS	1.10^{-14}	A/cm^2
XCAMP	9000	Ω
CCAMP	$0,393.10^{-8}$	F/cm^2
XFITA	4000	Ω
CFITA	$0,885.10^{-8}$	F/cm^2
XOX	1000	Ω
COX	$3,54.10^{-8}$	F/cm^2
RQUAD	100	$\Omega/\square$
RHOC	0	$\Omega.cm^2$
VTO	-100	V
UB	450	$cm^2/V.s$

VARIÁVEIS	VALOR PADRÃO	UNIDADES
EQ	2	-
F ₁	6.10^4	-
F ₂	0,36	-
ESAT	0	V/cm
DNB	1.10^{15}	cm^{-3}
GDS	2	-
ARG1	0.2	-
ARG2	0.6	-
XN	0	μ_m
RMET	2	$\Omega/\square$
QSS	1.10^{11}	cm^{-2}
DLEF	0	μ_m
VXO	-1000	V
TIPO	P-MOS	-

TABELA 3.3: Valores padrão adotados no CAPETA para parâmetros elétricos.

REFERÊNCIAS.

- [1] - H. Shichman, D. A. Hodges - " Modeling and Simulation of Insulated-Gate Field-Effect Transistor Switching Circuits ", IEEE Journal of Solid-State Circuits, vol. SC-3, nº 3, set. 1968, p. 285-289.
- [2] - H. K. J. Ihantola, J. L. Moll - " Design Theory of a Surface Field-Effect Transistor ", Solid-State Electronics, vol. 7, p.423-430, 1964.
- [3] - B. D. Roberts, C. O. Harbort - " Computer Models of the Field-Effect Transistors ", Proc. IEEE, vol. 55, p. 1921-1929, nov. 1967.
- [4] - W. W. Lattin, W. S. Richardson - " Computer Simulation of MOS Devices ", Motorola Internal Report, maio 1970.
- [5] - F. S. Jenkins, E. R. Lane, W. W. Lattin, W. S. Richardson - " MOS-Device Modeling for Computer Implementation ", IEEE Transactions on Circuit Theory, vol. CT-20, nº 6, p. 649-658, nov. 1973.
- [6] - D. Frohman-Bentchokowsky, A. S. Grove - " Conductance of MOS Transistors in Saturation ", IEEE Trans. on Electron Devices, vol. ED-16, p. 108-113, jan. 1969.
- [7] - D. Frohman-Bentchokowsky, L. Vadasz - " Computer-Aided Design and Characterization of Digital MOS Integrated Circuits ", IEEE Journal of Solid-State Circuits, p. 57-64, abril 1969.
- [8] - J. E. Meyer, " MOS Models and Circuit Simulation ", RCA Review, vol. 32, p. 42-63, março 1971.
- [9] - L. W. Nagel - " SPICE2 : A Computer Program to Simulated Semiconductor Circuits ", Memorandum nº ERL-M520, Electronics Research Laboratories, Univ. of California, Berkeley.
- [10] - R. E. Joynson, J. L. Mundy, J. F. Burgess, C. Neugebauer - " Eliminating Threshold Losses in MOS Circuits by Bootstrapping Using Varactor Coupling ", IEEE J. Solid-State Circuits, vol. SC-7, p. 217-224, jun. 1972.
- [11] - G. Merckel, J. Borel, N. Z. Cupcea - " An Accurate Large Signal MOS Transistor Model for use in Computer-Aided Design ", IEEE Trans. on Electron Devices, vol. ED-19, p.681-690, maio 1972.
- [12] - T. J. Rodgers, S. Asai, M. D. Pocha, R. W. Dutton, J. D. Meindl - " An Experimental and Theoretical Analysis of Double-Diffused MOS Transistors ", IEEE J. Solid-State Circuits, vol. SC-10, nº 5, p. 322-331, out. 1975.
- [13] - D. A. Antoniadis, S. E. Hansen, R. W. Dutton - " SUPREM-II - A Program for IC Process Modeling and Simulation ", Technical Report nº 5019, 2, IC laboratories, Stanford Electronics Laboratory, Stanford University.
- [14] - D. A. Antoniadis, R. W. Dutton - " Models for Computer Simulation of Complete IC Fabrication Process ", IEEE J. of Solid-State Circuits, vol. SC-14, nº 2, p. 412-422, abril 1979.
- [15] - H. K. Gummel, H. C. Poon - " An Integral Charge Control Model for Bipolar Transistors ", Bell Systems Technical Journal, vol. 49, p. 827-852, maio/junho 1970.
- [16] - C. I. Z. Manmana, J. A. Zuffo - " Dispositivos e Circuitos Eletrônicos", Ed. McGraw-Hill do Brasil, p. 28-29, 1973.
- [17] - H. Lawrence, R. M. Warner - " Diffusion Junction Depletion Layer Calculation ", Bell Systems Technical Journal, p. 389-403, março 1960.
- [18] - A.S.Grove - " Physics and technology of Semiconductor Devices ", John Wiley and Sons, cap. 6, 1967.

- [19] - D. J. Hamilton , W. G. Howard - " Basic Integrated Circuits Engineering " , Motorola Series in Solid-State Electronics , McGraw-Hill , p. 138-144, 1975.
- [20] - Ivan de Q. Barros - " Introdução ao Cálculo Numérico " , Ed. da Universidade de São Paulo , p. 102-111, 1972 .
- [21] - J. R. Verjans, R. J. Van Overstraeten - " Electrical Characteristics of Boron-Implanted N-Channel MOS Transistors for Use in Logic Circuits " , IEEE Trans. on Electron Devices , vol. ED-22 , nº 10 , p. 862-868 , out. 1975 .
- [22] - T. Masuhara , J. Etoh, M. Nagata, - " A Precise MOSFET Model for Low-Voltage Circuits " , IEEE Trans. on Electron Device , vol. ED-21 , nº 6, p.363-371, junho 1974.
- [23] - R. S. C. Cobbold - " Theory and Applications of Field-Effect Transistors " , Wiley-Interscience , 1970.
- [24] - R. H. Crawford - " MOSFET in Circuit Design " , Texas Instruments Electronics Series, McGraw-Hill, 1967 .
- [25] - D. A. Antoniadis , A. G. Gonzalez, R. W. Dutton - " Boron in Near-Intrinsic<100> and<111> Silicon under Inert and Oxidizing Ambients - Diffusion and Segregation " , J. of the Electrochemical Society , vol. 125, nº 5, p. 813-819, maio 1978.
- [26] - D.M. Caughey , R. E. Thomas , Proc. IEEE , vol. 55, p.2192, 1967 .
- [27] - NBS Special Publication 400-29, Ed: W. M. Bullis, p. 16, 1977.
- [28] - S. Wagner - " Diffusion of Boron from Shallow Ion Implants in Silicon " , J. of the Electrochemical Society , vol. 119, p.1570, 1972.
- [29] - M. G. Buehler, S. D. Grant, W. R. Thurber - " Bridge and van der Pauw Sheet Resistors for Characterizing the Line Width of Conducting Layers " , J. of the Electrochemical Society , vol. 125, nº 4, p.650-654 , abril 1968 .
- [30] - H. F. Wolf - " Silicon Semiconductor Data " , Pergamon - Press , p. 386-405, 1969 .
- [31] - P. H. Buffet - " MOS Digital Circuits Design Process - An Update " , 29 Oficina Brasileira de Microeletrônica , p. PJ-23 / PJ-48 , julho 1980 .
- [32] - D. P. Kennedy, P. C. Murley - " A two Dimensional Mathematical Analysis of the Diffused Semiconductor Resistor " , IBM Journal Research Development, vol. 12, p.242 - 250, 1968.
- [32] -H. Murrmann , D. Widman - " Current Crowding on Metal Contacts to Planar Devices " , IEEE Trans. on Electron Devices , vol. ED-16, nº 12, p. 1022-1024, dez. 1969 .
- [33] - C. Ting, C. Y. Chen - " A Study of the Contacts of a diffused Resistor " , Solid-State Electronics, vol. 14, p. 433-438, 1971 .
- [34] - C. Y. Chang, Y. K. Fang, S. M. Sze - " Specific Contact Resistance of Metal-Semiconductor Barriers " , Solid-State Electronics, vol. 14, p.541-550, 1971 .
- [35] - H. H. Berger - " Models for Contacts to Planar Devices " , Solid-State Electronics, vol. 15, p. 145-158, 1972 .
- [36] - H. H. Berger - " Contact Resistance and Contact Resistivity " , J. of The Electrochemical Society , vol. 119, nº 4 , p.507-514, abril 1972.
- [37] - A. Martinez - " Etude du Contact Métal-Silicium : Aspects Eléctriques et Physico-Chimiques", Thèse du Doctorat d'Etat (Sciences), nº 704, Univ. Paul Sabatier , Toulouse , abril 1976.
- [38] - H. F. Ely - "Metalização por Alumínio Evaporado no Vácuo Aplicada à Circuitos Integrados Monolíticos " , tese de Mestrado, Escola Politécnica da Univ. de São Paulo.
- [39] - W. N. Carr, J. P. Mize - " MOS/LSI Design and Applications " , Texas Instruments Electronics Series , McGraw-Hill , 1972 .
- [40] - R. R. Trotman - " Ion-Implanted Threshold Tailoring for Insulated Gate Field-Effect Transistors " , IEEE Trans. on Electron Devices , vol. ED-24, nº 3, p. 182-192,março 1977 .
- [41] - L. D. Yau - " A Simple Theory to Predict the Threshold Voltage of Short-Channel IGFET's " , Solid-State Electronics , vol. 17, p.1059-1063 , 1974 .
- [4 2] - J. L. Moll - " Short Channel MOS Transistors " , Anais da 1ª Oficina Brasileira de Microeletrônica, p. (II-32) - (II-36) , julho 1979 .
- [43] - K. O. Jeppson - " Influence of the Channel Width on Threshold Voltage Modulation in MOSFET's " , Electronics Letters , vol. 11, nº 14 , p. 297-299 , julho 1975 .
- [44] - H. S. Lee - " An Analysis of the Threshold Voltage of Short-Channel IGFET's " , Solid-State Electronics , vol. 16 , p. 1407-1417 , 1973 .

- [45] - P. P. Wang - " Device Characteristics of Short-Channel and Narrow-Width MOSFET's " , IEEE Trans. on Electron Devices , vol. ED-25 , nº 7, p.779-786, julho 1978 .
- [46] - C. I. Z. Manmana - " Um Sistema de Implantação de Tecnologias de Confecção de Circuitos Integrados " , VII seminário de Software e Hardware, julho 1980, (UNICAMP/CAMPINAS).
- [47] - T. K. Young , R. W. Dutton - " MSINC - An MOS Simulator for Integrated Non-Linear Circuits" Technical Report , Integrated Circuits Laboratory , Stanford University .
- [48] - B. E. Deal, E. H. Snow , C. A. Mead - " Barriers Energies in Metal-Silicon Dioxide-Silicon Structures " , J. Physics Chem. Solids, vol. 27, p.1873-1879, dezembro 1966.

IV. A MODELAGEM AUTOMÁTICA DOS MICROBLOCOS.

4.1. O Programa de Modelagem Automática.

Obtidos os valores dos parâmetros elétricos dos microblocos associados a uma determinada tecnologia e de posse de modelos adequados poderemos obter o circuito equivalente dos dispositivos construídos a partir desta tecnologia.

A modelagem do circuito construído pode ser realizada manual ou automaticamente. Neste trabalho apresentamos um programa que visa atender a modelagem automática de microblocos de circuitos integrados digitais. O programa concebido e implementado para este fim é o AUTOMOS - Modelador Automático de Microblocos de Circuitos Integrados Digitais.

A modelagem automática e a obtenção dos valores dos parâmetros dos circuitos elétricos equivalentes dos microblocos é obtida a partir das seguintes informações:

- a) Valores dos parâmetros elétricos associados ao estado termodinâmico do processo de fabricação empregado.
- b) Dimensões dos dispositivos existentes em cada microbloco.
- c) Grafos dos modelos elétricos dos dispositivos associados aos microblocos.
- d) Algoritmos das regras de dimensionamento dos parâmetros dos circuitos elétricos dos microblocos.

Depois de obtidos os valores dos parâmetros do modelo dos microblocos, estes são gravados em um arquivo com formato adequado à interpretação por um programa de simulação elétrica. No presente caso, pretende-se utilizar o programa MSINC como simulador elétrico.

4.2. A Interação do Programa AUTOMOS com os Arquivos Auxiliares.

Para executar sua função, o programa AUTOMOS recorre aos arquivos auxiliares de dados e subrotinas de algoritmos descritos a seguir:

- PEL - Arquivo que contém os parâmetros elétricos dos microblocos correspondentes ao estado termodinâmico do processo, obtido através do programa CAPETA.
- DMM - Arquivo onde estão gravadas as dimensões das máscaras dos microblocos, gerado pelo programa LPG - Linguagem de Procedimentos Gráficos.
- GRF - Arquivo onde são descritos os grafos dos circuitos equivalentes de cada microbloco. Neste arquivo, os elementos elétricos de cada microbloco são descritos simbolicamente, permitindo ao AUTOMOS identificar seu tipo, modelo e interconexão.
- MEM - Biblioteca das subrotinas que executam o dimensionamento dos elementos dos circuitos elétricos equivalentes dos microblocos.

A interação do AUTOMOS com estes arquivos é mostrada através do fluxograma da Fig. 4.1 .




Figura 4.1 : Interação do programa de modelagem automática dos micro blocos com os arquivos e programas do sistema PAC-1 do LED.

Na geração das máscaras do circuito integrado a partir dos microblocos, o programa LPG cria o arquivo < DMM > que contém as dimensões das máscaras dos micro blocos. A partir do processo de fabricação, o programa CAPETA obtém os parâmetros elétricos não dependentes de geometria associados ao mesmo, gravando-os no arquivo < PEL >.

O AUTOMOS acessa o arquivo < PEL >, retirando os valores dos parâmetros elétricos necessários para a modelagem. Chama então o arquivo < GRF >, obtendo dele o grafo do circuito elétrico equivalente do microbloco que está sendo modelado. Com as informações do grafo, o AUTOMOS identifica os elementos elétricos do circuito equivalente e aciona as subrotinas correspondentes de dimensionamento presentes em < MEM >, de acordo com o elemento elétrico a ser modelado. A subrotina de cálculo dos valores dos parâmetros do elemento invoca, então, o arquivo < DMM >, retirando daí as informações métricas necessárias. Dimensionados os elementos elétricos do circuito equivalente, o AUTOMOS grava no arquivo < CEM > a descrição deste circuito no formato exigido pelo simulador para os dados de entrada.

da. Portanto, a sintaxe do conteúdo do arquivo < CEM > é a mesma utilizada pelo programa de simulação elétrica.

O programa AUTOMOS mantém a interconexão entre os elementos elétricos do circuito equivalente da mesma maneira como foi estipulada nos grafos do arquivo < GRF >.

Inicialmente, o AUTOMOS pede ao usuário o nome dos arquivos a serem utilizados. O acesso a estes arquivos é feito automaticamente pelo programa, sendo estas etapas transparentes ao usuário.

4.3. Estrutura do AUTOMOS.

No desenvolvimento do AUTOMOS, procurou-se fazer com que o programa fosse modular e flexível. Para atingir este objetivo, decidimos utilizar uma estrutura como descrita na Figura 4.1. Ou seja, ao AUTOMOS caberia a parte de gerenciamento e o comando da cadeia de operações sucessivas necessárias para a modelagem automática. A descrição do circuito equivalente é deixada a cargo do arquivo GRF, que tem regras simples para sua formação pelo projetista. Os algoritmos necessários para o dimensionamento dos circuitos residem na biblioteca MEM, sendo invocados pelo AUTOMOS quando necessários.

Portanto, a estrutura empregada caracteriza-se pela existência de um programa principal, AUTOMOS, que aciona arquivos satélites para executar suas funções.


Para exemplificar a flexibilidade deste sistema, estudaremos dois casos.


Suponhamos que o projetista tenha disponíveis grafos e algoritmos de dimensionamento bem sofisticados e complexos para descrever os microblocos de uma dada tecnologia. Se o projetista verificar que, para a aplicação pretendida por ele, os modelos dos microblocos tem mais elementos que os necessários, poderá criar um novo arquivo de grafos GRF contendo somente os elementos que ele julgue importantes. Isto poderá ser realizado rapidamente, bastando seguir as regras sintáticas simples de formação do arquivo GRF.

Se for desenvolvida uma nova tecnologia que implique em uma redefinição das regras de dimensionamento dos elementos dos circuitos equivalentes, o projetista deverá criar novas subrotinas de dimensionamento, ou seja, outra biblioteca MEM. Procurou-se também fazer a estrutura das subrotinas de dimensionamento a mais simples possível, de forma a tornar fácil a formação da biblioteca MEM.

Na análise dos casos acima, pode-se perceber que as eventuais modificações são realizadas apenas nos arquivos satélites e na biblioteca de algoritmos, sem nenhuma alteração no programa principal. As modificações no arquivo GRF e na biblioteca MEM são realizadas segundo um padrão pré-estabelecido, facilitando estas operações.

Na Fig. (4.2) temos um fluxograma que detalha o funcionamento do programa AUTOMOS.








Figura 4.2 : Fluxograma simplificado do programa AUTOMOS.

4.4 . Caso de Estudo : Um Exemplo de Aplicação.

Para exemplificar melhor a utilização do sistema de modelagem automática, detalharemos a implementação para uma dada tecnologia nesta seção e nas subseqüentes.

Neste caso de estudo, trataremos de uma tecnologia PMOS de porta metálica.

Na Fig. (4.3) apresentamos a coleção completa dos microblocos a serem utilizados nessa particular tecnologia.

Na Fig. (4.4) temos a planta de uma parte de um circuito lógico construído a partir dos microblocos descritos, usando portas NOU. Através desta figura pode-se visualizar melhor o emprêgo dos microblocos na elaboração do "lay-out" de um circuito integrado digital. Para facilitar a interpretação da figura, são detalhadas apenas as máscaras de difusão e metalização e nem todos os onze micro blocos aparecem.




Figura 4.3 : Coleção dos microblocos empregados no caso de estudo.




Figura 4.4 : Planta parcial de um circuito construído a partir dos microblocos empregados neste exemplo.

4.5 . Modelagem dos Microblocos.

Inicialmente iremos determinar os circuitos elétricos equivalentes de todos os microblocos, seus grafos e as regras de dimensionamento dos seus parâmetros elétricos.

O nível de complexidade necessário para um modelo é função de sua finalidade. Um determinado modelo pode ser considerado exageradamente complexo para uma aplicação ou então insuficiente em outra. Os modelos , grafos e regras de dimensionamento aqui apresentados não fogem desta regra.

A modelagem dos microblocos será realizada visando basicamente a representação matemática dos efeitos de primeira ordem.

No grafo dos circuitos equivalentes, o nó terra será sempre considerado o nó 0(zero) e ao substrato será assinalado o nó 1(um).

Começaremos com uma análise do microbloco 1(MB01).

O grafo do circuito elétrico equivalente é representado simbolicamente da seguinte forma:

- Resistores :

R(XXX) N1 N2

R - Símbolo para representar a resistência

(XXX) - Identificador do resistor

N1,N2 - Nós onde está conectado o resistor

- Capacitores :

C(YYY) N1 N2

C - Símbolo para representar a capacitância

(YYY) - Identificador do capacitor

N1,N2 - Nós onde está conectado o capacitor

- Diodos :

D(ZZZ) N+ N-

D - Símbolo empregado para representar o diodo

(ZZZ) - Identificador do diodo

N+ - Nó onde está conectado o lado P do diodo

N- - Nó onde está conectado o lado N do diodo

- Transistores :

Q(WWW) ND NP NF NB

Q - Símbolo utilizado para representar o transistor

(WWW) - Identificador do transistor

ND - Nó onde está conectado o dreno

NP - Nó onde está conectada a porta

NF - Nó onde está conectada a fonte

NB - Nó onde está conectado o substrato





Figura 4.5 : Topologia e métrica do microbloco 1(MB01) e o grafo do seu circuito equivalente.

A numeração dos nós é local, ou seja, os números utilizados para os nós de um microbloco podem ser utilizados em quaisquer outros microblocos. Não é permitida a utilização de um mesmo número para identificar dois nós distintos dentro de um grafo.

Então, o grafo do MB01 pode ser descrito por

MB01

R1 2 3

R2 2 4

```

R2  3  4
R4  6  7
R4  6  8
R3  7  8
C1  5  1
Q1  6  5  4  1

```

Faremos agora a modelagem dos elementos elétricos do circuito equivalente.

Se o canal do transistor não está formado, a resistência entre os nós (2) e (3) da difusão de fonte pode ser calculada de forma simples:

$$R_{23} = R_{QUAD}(Y_{A1}/X_{A1}) \quad (4.1)$$

Quando o canal está formado, a distribuição das linhas de campo elétrico é alterada, fazendo com que a resistência não possa mais ser obtida através da equação (4.1):

Na Fig. (4.6) mostramos uma representação aproximada da distribuição de corrente nos dois casos.

— : Linhas de força do campo elétrico
 ---- : Linhas equipotenciais




Figura 4.6 : Representação aproximada da distribuição do campo elétrico na difusão quando: (a) o canal não está formado; (b) quando foi formado o canal.

Antes de fazermos uma avaliação e modelagem das resistências de dreno e fonte, analisaremos a situação de pior caso.

O pior caso acontece quando numa porta NOU de múltiplas entradas, todos os transistores estão conduzindo. O transistor mais prejudicado é o localizado no topo da coluna porque a diferença de potencial entre a extremidade do canal do lado da fonte deste transistor e a barra de alimentação das fontes é devida às correntes de todos os transistores que circulam através da cadeia de resistores associados à difusão de fonte.

Verifique então a Fig. (4.7) para uma melhor elucidação.




Figura 4.7 : Esquema das distribuições de correntes na difusão de fonte de uma porta NOU quando todos os transistores estão conduzindo.

Se analisarmos agora as quedas de tensão devidas às resistências da difusão de dreno, veremos que a situação se inverte, ou seja, o transistor localizado no fim da coluna é o mais prejudicado. Note ainda que, se somarmos as quedas de tensão no dreno e fonte para cada transistor, o resultado nos indicará que o transistor central ficará na situação mais crítica.

Modelaremos então as resistências de dreno e fonte supondo que o canal estará formado e levando em conta a perturbação introduzida por ele.

Os valores das resistências de dreno e fonte foram obtidas através de transformações conformes e modeladas como sendo um circuito equivalente em triângulo. A modelagem de todos os resistores é detalhada no Apêndice D, assim como sua implementação.

O valor dos resistores $R1, R2, R3$ foi calculado por Hall[1], que obteve as seguintes expressões, cujos parâmetros geométricos para o caso que nos interessa, são encontrados na Fig. (4.5).

$$R2 = RQUAD \left[\frac{b}{x} + a - \frac{2}{\pi} \ln \sinh \left(\frac{a\pi}{2} \right) \right] \quad (4.2)$$

onde:

$$b = (YA1 - YA2)/2$$

$$x = XA1$$

$$g = YA2/2$$

$$a = g/x$$

Obtemos também:

$$RX = RQUAD \left[\frac{2b}{x} + \frac{c}{x} - \frac{4}{\pi} \ln \cosh \left(\frac{\pi d}{4} \right) \right] \quad (4.3)$$

onde:

$$b = (YA1 - YA2)/2$$

$$x = XA1$$

$$c = YA2$$

$$d = c/x$$

Em termos de R1 e R2, RX é expresso como

$$RX = R1 // (2.R2) \quad (4.4)$$

Calcula-se, então, R1

$$GX = 1/RX \quad , \quad G2 = 1/R2$$

então

$$R1 = \frac{1}{GX - \frac{G2}{2}} \quad (4.5)$$

A resistência R4 é dada pela expressão [6] :

$$R4 = RQUAD \left[\frac{b}{x} + \frac{g}{x} - \frac{2}{\pi} \ln \sinh \left(\frac{a\pi}{2} \right) \right] \quad (4.6)$$

onde:

$$b = (YA1 - YA2)/2$$

$$x = XA2$$

$$g = YA2/2$$

$$a = g/x$$

Temos também o valor de RY [6]:

$$RY = R3 // (2.R4) \quad (4.7)$$

$$RY = RQUAD \left[\frac{2b}{x} + \frac{c}{x} - \frac{4}{\pi} \ln \cosh \left(\frac{\pi d}{4} \right) \right] \quad (4.8)$$

onde:

$$b = (YA1 - YA2)/2$$

$$x = XA2$$

$$c = YA2$$

$$d = c/x$$

Dai, obtém-se o valor de R3

$$R3 = \frac{1}{GY - \frac{G4}{2}} \quad (4.9)$$

onde:

$$GY = 1/RY \quad , \quad G4 = 1/R4$$

A capacitância C1 é dada por

$$C1 = CCAMP.XA9.YA4 \quad (4.10)$$

onde CCAMP é a capacitância por unidade de área do óxido espesso de campo e XA9 e YA4 encontram-se na Fig. (4.5).

Para modelar o transistor Q1, lembramos que dois tipos de especificações deverão ser fornecidas para o MSINC. Uma delas é a especificação do transistor, a outra refere-se ao modelo deste transistor.

Para especificar o transistor, as seguintes variáveis serão necessárias:

M (XXX) - Identificador do modelo do transistor
 Z - Largura do canal(na máscara)
 L - Comprimento do canal(na máscara)
 RD - Resistência série de dreno
 RS - Resistência série de fonte
 ASB - Área da junção fonte-substrato
 ADB - Área da junção dreno-substrato

Para o transistor Q1, teremos, referindo-nos à Fig. (4.5):

Z = YA2
 L = XA3
 RD = 0
 RS = 0
 ASB = XA1.YA1
 ADB = XA2.YA1

As variáveis empregadas para a especificação do modelo do transistor são listadas no Capítulo III, seção 3.3 . Estes parâmetros são obtidos pelo programa CAPETA e armazenados no arquivo PEL. Nos modelos dos transistores dos microblocos aqui discutidos, apenas os parâmetros VTO, XD, XS e COX mudam de um modelo para outro. Os parâmetros restantes são utilizados para todos os modelos. Citaremos, portanto, apenas a obtenção dos parâmetros que variam de modelo para modelo.

Para o transistor Q1, estes parâmetros são, referindo-nos à Fig. (4.5):

VTO = V_{T0} (tensão de limiar para transistor com porta de óxido fino)
 XD = XA4
 XS = XA6
 COX = C_{ox} (capacitância por unidade de área do óxido fino)

Todos os outros parâmetros (UB,DNB,etc) são especificados como no arquivo PEL.

Analisaremos agora a microbloco 2 (MB02).

O grafo de MB02 pode ser descrito como:

MB02
 R1 2 3
 R2 2 4
 R2 3 4
 R3 7 8
 R4 7 6
 R4 8 6
 C2 5 1
 Q1 6 5 4 1

As resistências R1,R2,R3 e R4 e o transistor Q1 são modelados como no microbloco 1 .

O capacitor C2, referindo-nos à Fig. (4.8) pode ser calculado como:

$$C2 = CCAMP.YA4.(XA9 + XA11) \quad (4.11)$$





Figura 4.8 : Topologia e métrica do MB02 e o grafo do seu circuito equivalente.

Veremos agora o microbloco 3 (MB03).





Figura 4.9 : Topologia e métrica do MB03 e o grafo do seu circuito equivalente.

O grafo do MB03 é descrito por:

MB03

R1 2 3

R2 2 4

R2 3 4

R4 6 7

R4 6 8

R3 7 8

C3 5 1

Q1 6 5 4 1

As resistências R_1, R_2, R_3 e R_4 e o transistor Q_1 são modelados como no microbloco 1.

Referindo-nos à Fig. (4.9), veremos que o capacitor C_3 pode ser modelado como:

$$C_3 = CCAMP.XA11.YA4 \quad (4.12)$$

Faremos agora a análise do microbloco 4 (MB04).




Figura 4.10 : Topologia e métrica do MB04 e o grafo do seu circuito equivalente.

As dimensões do microbloco que não aparecem na Fig. (4.10) são idênticas às aquelas já cotadas nos microblocos anteriores. Isto também se aplica aos microblocos restantes.

O grafo do MB04 é descrito por:

MB04

R5 2 3

R6 4 5

R8 5 6

R7 5 7

C3 7 1

D1 2 1

D2 4 1

D7 5 1

D8 6 1

A resistência R_5 é calculada como:

$$R_5 = R_{QUAD}.YA1/(XA1 + 2.DLEF) \quad (4.13)$$

R_6 e R_8 são resistências da fita de difusão do dreno e R_7 é devida à resistência de contato entre o metal e o semiconductor.

Para o cálculo de R_6 e R_8 , deveremos levar em consideração o efeito de adensamento de corrente (crowding) que ocorre quando a largura da fita de difusão

é maior que a largura do contato. Na Fig. (4.11) mostramos este efeito.




Figura 4.11 : Concentração lateral da corrente nas imediações do contato, quando a largura do contato é menor que a largura da fita de difusão.

O cálculo das resistências R6 e R8 é detalhado no Apêndice D.

Os valores de R6 e R8 são dados pela equação [2] :

$$R = R_{QUAD} \cdot \frac{Y}{X} + \frac{R_{QUAD}}{\pi} \cdot \left[\frac{1}{K} \cdot \ln \left(\frac{K+1}{K-1} \right) + \ln \left(\frac{K^2 - 1}{K^2} \right) \right] \quad (4.14)$$

Para R6, teremos, referindo-nos à Fig. 4.10 :

$$\begin{aligned} Y &= YD4 \\ X &= XA2 + 2 \cdot DLEF \\ A &= XD1 \\ K &= X/(X-A) \end{aligned}$$

E para o cálculo de R8 :

$$\begin{aligned} Y &= YA1 - YD4 - YD2 \\ X &= XA2 + 2 \cdot DLEF \\ A &= XD1 \\ K &= X/(X - A) \end{aligned}$$

Observe que, na equação (4.14), a correção para o cálculo da resistência devida à concentração lateral de corrente é dada pelo segundo termo.

A resistência de contato R7 é obtida através de [3], [4] :

$$R7 = \left[\frac{R_{HOC}}{XD1} \right] \cdot ALFA \cdot \left[\frac{1}{\tanh(ALFA \cdot YD2)} \right] \quad (4.15)$$

onde:

$$ALFA = (R_{QUAD}/R_{HOC})^{1/2}$$

As junções do dreno e fonte com o substrato são modeladas como diodos. Desta forma poderemos representar o comportamento não linear, dependente de tensão, da capacitância da junção e a corrente de fuga através da mesma.

Veremos agora a obtenção dos parâmetros dos diodos.

Para o diodo D1 :

$$ISS = JS. (Ac_1 + Al_1) \quad (4.16)$$

$$CJO = CJUN. (Ac_1 + Al_1) \quad (4.17)$$

onde:

$$Ac_1 = XA1.YA1/2$$

$$Al_1 = \frac{\pi}{2}.XJ.(XA1 + YA1)$$

Para o diodo D2, teremos :

$$ISS = JS. (Ac_2 + Al_2) \quad (4.18)$$

$$CJO = CJUN. (Ac_2 + Al_2) \quad (4.19)$$

onde:

$$Ac_2 = XA2.YD4$$

$$Al_2 = \frac{\pi}{2}.XJ.(XA2 + 2.YD4)$$

Para o diodo D7 :

$$ISS = JS. (Ac_7 + Al_7) \quad (4.20)$$

$$CJO = CJUN. (Ac_7 + Al_7) \quad (4.21)$$

onde:

$$Ac_7 = XA2.YD2$$

$$Al_7 = \frac{\pi}{2}.XJ.2.YD2$$

Finalmente, teremos para o diodo D8 :

$$ISS = JS. (Ac_8 + Al_8) \quad (4.22)$$

$$CJO = CJUN. (Ac_8 + Al_8) \quad (4.23)$$

onde:

$$Ac_8 = XA2. (YA1 - YD4 - YD2)$$

$$Al_8 = \frac{\pi}{2}.XJ. \left[XA2 + 2(YA1 - YD4 - YD2) \right]$$

A capacitância C3 é calculada como no microbloco 3 (MB03).

Analisaremos, agora, o microbloco 5 (MB05).

Observando a Fig. (4.12), percebemos a presença de uma fita de metalização que cruza duas fitas de difusão. Poderemos modelar este microbloco como um transistor parasita. A porta deste transistor é formada pela fita de metalização sobre o óxido espesso. Este transistor deverá normalmente estar no corte, a menos que o potencial da fita de metalização seja suficiente para formar um canal entre as fitas de difusão. A inclusão deste transistor parasita permite a verificação, através do simulador elétrico, de eventuais falhas devidas à operação deste parasita, ou seja, a inversão do campo, devida a valores baixos da tensão de limiar V_T do óxido de campo.




Figura 4.12 : Topologia e métrica do MB05 e o grafo do seu circuito equivalente.

Como no funcionamento normal de um circuito o transistor Q2 não deverá desempenhar uma tarefa crítica, poderemos modelar as resistências de fonte R21 e R22 simplificadaamente :

$$R21 = RQUAD.(YA1 - YE1 - YA4/2)/(XA1 + 2.DLEF) \quad (4.24)$$

$$R22 = RQUAD.(YE1 + YA4/2)/(XA1 + 2.DLEF) \quad (4.25)$$

As resistências R6, R7, R8 são calculadas como no microbloco 4 (MB04).

A capacitância C1 é obtida como na análise do microbloco 1 (MB01).

Os parâmetros a serem avaliados para o transistor Q2 são :

$$\begin{aligned} Z &= YA4 \\ L &= XA3 \\ RD &= 0 \\ RS &= 0 \\ ADB &= YA1.XA2 \\ ASB &= YA1.XA1 \end{aligned}$$

Para o modelo do transistor Q2, deveremos especificar os seguintes parâmetros:

$$\begin{aligned} VTO &= VX\phi \text{ (tensão de limiar para o transistor com porta de óxido espesso)} \\ COX &= CCAMP \text{ (capacitância por unidade de área do óxido espesso)} \end{aligned}$$

O grafo do MB05 fica sendo então:

MB05				
R21	2	4		
R22	3	4		
R6	7	6		
R8	8	6		
R7	5	6		
C1	5	1		
Q2	6	5	4	1

Façamos agora a análise do microbloco 6 (MB06).




Figura 4.13 : Topologia e métrica do MB06 e o grafo de seu circuito equivalente.

O grafo do MB06 é descrito por:

MB06

R21 2 4

R22 3 4

R7 6 5

R6 7 6

R8 8 6

C2 5 1

Q2 6 5 4 1

As resistências R6, R7 e R8 são calculadas da mesma forma que para o microbloco 4. O cálculo de R21 e R22 é descrito na análise do microbloco 5. Q2 é o mesmo tipo de transistor do microbloco 5. O capacitor C2 é obtido como no estudo do microbloco MB02.

Veremos então o microbloco 7 (MB07).

Descrevemos o grafo do MB07 da seguinte forma:

MB07

R1 2 3

R2 2 4

R2 3 4

R4 7 6

R4 8 6

R18 7 8

R19 7 9

R20 8 9

C1 5 1

C4 9 1

Q3 6 5 4 1

Os elementos R1, R2, R4 e C1 já foram analisados em microblocos anterior

res.




Figura 4.14 : Topologia e métrica do MB07 e seu circuito equivalente.

Os resistores R18, R19 e R20 da região do dreno são conectados em triângulo porque esta configuração implica em um menor número de nós. Estes resistores são obtidos a partir de outros resistores RA, RB e RC conectados em estrela e obtidos por meio de transformações conformes [5]. O cálculo detalhado destes resistores é descrito no Apêndice D.

Assim, R18, R19 e R20 são obtidos a partir de RA, RB e RC através da transformação de um circuito em estrela para um circuito em triângulo:

$$R18 = RB + RA + RB.RA/RC \quad (4.26)$$

$$R19 = RA + RC + RA.RC/RB \quad (4.27)$$

$$R20 = RC + RB + RC.RB/RA \quad (4.28)$$

O capacitor C4 é calculado a partir de:

$$C4 = CCAMP.XG2.YA4 \quad (4.29)$$

Para o transistor Q3, temos os seguintes parâmetros:

$$Z = YA2$$

$$L = XA3$$

$$RD = 0$$

$$RS = 0$$

$$ADB = YA1.XA2 + XG1.YG1$$

$$ASB = YA1.XA1$$

Para o modelo do transistor Q3, teremos os seguintes parâmetros:

$VTO = VT\phi$ (tensão de limiar para transistor com porta de óxido fino)
 $XD = XA4$
 $XS = XA6$
 $COX = C_{ox}$ (capacitância por unidade de área do óxido fino)

Analisaremos agora o microbloco 8 (MB08).




Figura 4.15 : Topologia e métrica do MB08 e seu circuito equivalente.

O grafo de MB08 é descrito por:

MB08

R5 2 3

R9 4 5

D1 2 1

D1 3 1

D3 4 1

D3 5 1

O resistor R5 e o diodo D1 já foram modelados nas análises anteriores.

O resistor R9 é calculado através de:

$$R9 = RQUAD.YA1/(XA2 + 2.DLEF) \quad (4.30)$$

Os parâmetros do diodo D3 são obtidos da seguinte forma:

$$ISS = JS (A_C + A_1)$$

$$CJO = CJUN (A_C + A_1)$$

onde:

$$A_C = XA2.YA1/2$$

$$A_1 = \frac{\pi}{2} \cdot XJ (XA2 + YA1)$$

Passaremos agora à análise do microbloco 9 (MB09).

O grafo de MB09 é representado por:

MB09

R21 2 4

R22 3 4

R23 7 6

R24 8 6

C2 5 1

Q2 6 5 4 1




Figura 4.16 : Topologia e métrica do MB09 e seu circuito equivalente.

Os resistores R21 e R22, o capacitor C2 e o transistor Q2 já foram modelados nas análises anteriores.

Poderemos modelar as resistências R23 e R24 da mesma forma como modelamos R21 e 22 (MB05).

Então teremos:

$$R23 = R_{QUAD} \cdot (YA1 - YE1 - YA4/2) / (XA2 + 2 \cdot DLEF) \quad (4.31)$$

$$R24 = R_{QUAD} \cdot (YE1 + YA4/2) / (XA2 + 2 \cdot DLEF) \quad (4.32)$$

Faremos agora um estudo do microbloco 10 (MB10).

A descrição do grafo do MB10 é:

MB10

R10 2 3

R11 3 4

R12 5 3

R13 6 5

C5 2 1

C5 3 1

C5 4 1

C6 7 1

D4 5 1

Q4 6 7 8 1

As resistências devidas à fita de metalização, R10 e R11, podem ser calculadas como:

$$R = R_{MET} (A/B) \quad (4.33)$$

onde:

R_{MET} = resistência de fôlha por quadrado da camada de metalização:

Para R₁₀, teremos:

$$A = XJ2 + (XA2/2) \quad (4.34)$$

$$B = YJ2 + 2.YJ1 \quad (4.35)$$

E para R₁₁ :

$$A = XJ3 + (XA/2) \quad (4.36)$$

$$B = YJ2 + 2.YJ1 \quad (4.37)$$

A resistência devida ao contato metal-semicondutor, R₁₂, é obtida através de [3], [4]:

$$R_{12} = \left[\frac{RHOC}{XI1} \right] \cdot ALFA \cdot \frac{1}{\tanh(ALFA.YJ3)} \quad (4.38)$$

onde:

$$ALFA = (RQUAD/RHOC)^{1/2}$$

A resistência R₁₃, devida à camada difundida, é calculada através de uma transformação conforme [1] (ver Apêndice D). Definimos, então, as seguintes variáveis:

$$a = (2.YJ1)/XA2$$

$$b = XI1/XA2$$

$$c = 1/b$$

Calculamos então:

$$a_c = \frac{1}{2} \cot\left(\frac{\pi}{2b}\right) \quad (4.39)$$

Para $a \geq a_c$, R₁₃ é calculado como:

$$R_{13} = RQUAD \left\{ \frac{a}{b} + \frac{YJ5}{XA2} + \frac{1}{2\pi} \left[\frac{1+c^2}{c} \cdot \ln\left(\frac{1+c}{1-c}\right) - 2 \cdot \ln\left(\frac{4c}{1-c^2}\right) \right] \right\} \dots \dots \dots (4.40)$$

Se $a < a_c$, obtemos R₁₃ através da expressão:

$$R_{13} = RQUAD \left[\frac{YJ5}{XA2} + \frac{a}{b} - \frac{2a}{\pi} \cdot \tan^{-1}(2a) + \frac{1}{2\pi} \cdot \ln(4a^2 + 1) \right] \quad (4.41)$$

O dimensionamento de C5 e C6 é feito através das seguintes equações:

$$C5 = CCAMP \cdot (XI1 + XJ2 + XJ3) \cdot YJ1/3 \quad (4.42)$$

$$C6 = CCAMP \cdot \left[YJ6(XJ5 + XJ7) + 2.XJ6.YJ7 - AD \right] \quad (4.43)$$

onde:

$$AD = 4.YJ1.(XA2 - XJ8)$$




Figura 4.17 : Topologia e métrica do MB10 e seu circuito equivalente.

O efeito capacitivo e a corrente de fuga da difusão que forma o dreno e a barra de alimentação podem ser representadas aproximadamente por um elemento concentrado, o diodo D4. Os parâmetros de D4 são obtidos por:

$$CJO = CJUN(A_C + A_1) \quad (4.44)$$

$$ISS = JS(A_C + A_1) \quad (4.45)$$

onde:

$$A_C = XI1.YJ2 + XA2.YJ5$$

$$A_1 = \frac{\pi}{2}.XJ.(XI1 + XJ2 + 2.YJ5 + XA2 + XJ3)$$

Os parâmetros do transistor Q4 são obtidos da seguinte forma:

$$\begin{aligned} Z &= XJ8 \\ L &= YJ7 - 4.YJ1 \\ RD &= 0 \\ RS &= RQUAD.YJ8/XA2 \\ ADB &= 0 \\ ASB &= XA2.YJ8 \end{aligned}$$

Os parâmetros a serem avaliados para o modelo deste transistor são dados por:

$$\begin{aligned} VTO &= VT0 \text{ (tensão de limiar para transistor com porta de óxido fino)} \\ XD &= YJ1 \\ XS &= YJ1 \\ COX &= C_{ox} \text{ (capacitância por unidade de área do óxido fino)} \end{aligned}$$

Finalmente, analisaremos o microbloco 11 (MB11).





Figura 4.18 : Topologia e métrica do microbloco 11 (MB11) e seu circuito equivalente.

Teremos , então, a seguinte descrição para o grafo de MB11:

MB11

R14 2 3

R15 3 5
 R16 4 6
 R17 5 6
 D5 3 1
 D6 2 1
 C7 4 1
 C7 5 1
 C7 6 1

A resistência associada à camada difundida, R14, é avaliada [1] através do seguinte procedimento (ver Apêndice D) :

Definimos primeiramente as seguintes variáveis:

$$\begin{aligned}
 a &= 2.YJ1/XA1 \\
 b &= XI1/XA1 \\
 t &= YL5 \\
 s &= XA1
 \end{aligned}$$

Calculamos a seguir o valor crítico a_c .

$$a_c = \frac{1}{2} \cdot \cot(\pi/2b) \quad (4.46)$$

Para $a \geq a_c$, R14 é obtido pela expressão:

$$R14 = RQUAD \left[\frac{a}{b} + \frac{t}{s} + \frac{1}{2\pi} \cdot \left\{ \frac{1+c^2}{c} \cdot \ln(1+c/1-c) - 2 \cdot \ln(4c/1-c^2) \right\} \right] \quad (4.47)$$

Quando $a < a_c$, calculamos R14 como:

$$R14 = RQUAD \left[\frac{a}{b} + \frac{t}{s} - \frac{2a}{\pi} \cdot \tan^{-1}(2a) + \frac{1}{2\pi} \cdot \ln(4a^2 + 1) \right] \quad (4.48)$$

A resistência de contato, R15, é avaliada pela expressão:

$$R15 = \left(\frac{RHOC}{XI1} \right) \cdot ALFA \cdot \frac{1}{\tanh(ALFA \cdot YL3)} \quad (4.49)$$

$$\begin{aligned}
 \text{onde:} \quad & ALFA = (RQUAD/RHOC)^{1/2}
 \end{aligned}$$

As resistências da fita de metalização, R16 e R17, são obtidas da seguinte forma:

$$R16 = RMET \cdot (XA9 + XA1/2) / (YL2 + 2 \cdot YJ1) \quad (4.50)$$

$$R17 = RMET \cdot (XL4 + XA1/2) / (YL2 + 2 \cdot YJ1) \quad (4.51)$$

A capacitância C7 devida à sobreposição da metalização sobre o óxido de campo é avaliada por:

$$C7 = CCAMP \cdot (XI1 + XA9 + XL4) \cdot YJ1/3 \quad (4.52)$$

Os efeitos capacitivos e de corrente de fuga da barra de alimentação formada pela difusão, é modelada através dos diodos D6 e D5. Os parâmetros dos diodos podem ser avaliados por:

Diodo D5:

$$CJO = CJUN(A_C + A_L) \quad (4.53)$$

$$ISS = JS(A_C + A_L) \quad (4.54)$$

onde:

$$A_C = XI1.YL2$$

$$A_L = \frac{\pi}{2} \cdot XJ \cdot (XI1 + XA9 + XL4)$$

Diodo D6:

$$CJO = CJUN(A_C + A_L) \quad (4.55)$$

$$ISS = JS(A_C + A_L) \quad (4.56)$$

onde:

$$A_C = XA1.YL5$$

$$A_L = \frac{\pi}{2} \cdot XJ \cdot (2.YL5)$$

Foram então modelados todos os microblocos, obtidos seus circuitos equivalentes e determinadas as descrições simbólicas dos seus grafos.

Com o circuito equivalente de cada microbloco, fazemos a descrição simbólica do seu grafo, colocando-a no arquivo de grafos GRF. Para a geração do arquivo de grafos, certas regras simples de formação deverão ser obedecidas. Estas regras de formação são descritas na seção 4.6.

Na análise de cada microbloco, determinamos os circuitos equivalentes, incluindo os elementos parasitários. Obtidas as equações de dimensionamento dos elementos elétricos dos circuitos equivalentes, criamos as subrotinas de cálculo (MEM) através das quais o programa AUTOMOS fará a modelagem automática dos microblocos. Cada subrotina corresponderá a uma classe de dispositivos ou modelos de dispositivos. Assim, deverão ser geradas as subrotinas para o dimensionamento das resistências, capacitâncias, diodos, transistores e modelos de transistores, no total de cinco subrotinas.

No Apêndice E apresentamos a subrotina de dimensionamento das capacitâncias como um exemplo da estrutura padrão destas subrotinas.

As regras de formação e a estrutura padrão das subrotinas, que formarão a biblioteca MEM, serão descritas na seção 4.7.

4.6. Formação do Arquivo de Grafos (GRF).

O arquivo GRF contém as descrições simbólicas dos grafos dos circuitos equivalentes dos Microblocos.

A formatação da representação simbólica dos grafos é idêntica aquela empregada na análise dos Microblocos (seção 4.5), adicionando-se apenas informações sobre os nós. São descritos os nós internos e externos. Como nós internos, subentende-se tratar-se dos nós do circuito equivalente aos quais não serão conectados outros microblocos ou fitas de interconexão quando houver uma justaposição de microblocos ao formar os circuitos. Os nós externos são aqueles que coincidirão com os nós de outros microblocos quando for executada uma justaposição de microblocos.

Para exemplificar melhor, consulte o grafo do MB11.

Verifique que os nós internos são os de números 3 e 5. Os nós externos são os nós 2, 4 e 6.

O nó 1 é considerado uma exceção, porque é a conexão com o substrato, sendo definido como nó interno, por convenção.


Os nós externos são sub-divididos em quatro categorias: os nós superiores, os nós inferiores, os do lado esquerdo e os do lado direito, de acordo com seu posicionamento em relação à topologia do microbloco. É adotada a seguinte simbologia:

C : ns superiores
B : ns inferiores
D : ns do lado direito
E : ns do lado esquerdo

Daremos um exemplo que esclarecerá as regras de formação do arquivo de grafos. Descreveremos o microbloco 9. Consulte então a Fig. 4.16.

Nome do arquivo: GRFMOS.PMC

Contendo do arquivo: grafos dosmicroblocos desta tecnologia.



Podemos observar que o posicionamento relativo dos nós externos dos micro-blocos (em cima, em baixo, à direita e a esquerda) está relacionado com a topologia do microbloco e não com o diagrama do circuito elétrico equivalente.

Podemos perceber então a simplicidade das regras de formação do arquivo

GRF.

4.7. Formação das Subrotinas de Cálculo dos Parâmetros MEM.

Os elementos elétricos do circuito equivalente de cada microbloco são identificados através dos grafos descritos simbolicamente no arquivo GRF.

Identificados estes elementos elétricos, o programa AUTOMOS invoca as subrotinas apropriadas para o dimensionamento destes elementos. As subrotinas de cálculo para cada tipo de elementos são:

Subrotina RST : cálculo das resistências

Subrotina CPT : cálculo das capacitâncias

Subrotina DIODO: cálculo dos parâmetros dos diodos

Subrotina MOSTEC: cálculo dos parâmetros da especificação dos transistores.

Subrotina MODELO: cálculo dos parâmetros da especificação dos modelos dos transistores.

Definimos, então regras padrão para a formação das subrotinas de cálculo.

Cada subrotina deverá ser composta dos seguintes segmentos.

- 1ª parte : Acesso ao arquivo DMM, para obter as variáveis métricas geradas pela LPG e necessárias para o dimensionamento dos parâmetros do elemento elétrico em questão.
- 2ª parte : Identificação de qual algoritmo de cálculo deverá ser empregado para calcular os parâmetros do modelo do elemento elétrico.
- 3ª parte : Algoritmos para cálculo dos parâmetros.

Na Fig. (4.19) temos um diagrama da estrutura das subrotinas.

Na primeira parte (acesso ao arquivo DMM), a subrotina deverá detetar possíveis erros no arquivo DMM, tais como a não-existência de uma variável ou a especificação de uma variável mais de uma vez.

No Apêndice E, temos um exemplo de uma subrotina construída segundo estes padrões.

A estrutura escolhida como padrão não é a única possível, mas representa a sequência lógica das operações necessárias para o dimensionamento dos elementos elétricos. A utilização de um padrão facilita ainda a documentação destas subrotinas.

Tanto o programa AUTOMOS como as subrotinas de cálculo são escritas em FORTRAN IV, por ser esta linguagem científica de alto nível praticamente universal, tornando o programa portátil.

Com o exemplo aqui analisado, como caso de estudo, procuramos detalhar o funcionamento do sistema de modelagem automática, bem como sua flexibilidade devida à sua estrutura modular.




Figura 4.19 : Estrutura padrão para as subrotinas de cálculo(MEM).

REFERÊNCIAS

- [1] - P.M. Hall - "Resistance Calculations for Thin Films Patterns", Thin Solid Films, nº 1, p. 277-295, 1967.
- [2] - C. Ting, C.Y. Chen - "A Study of the Contacts of a Diffused Resistor", Solid-State Electronics, vol. 14, p. 433-438, 1971.
- [3] - H.H. Berger- "Models for Contacts to Planar Devices", Solid-State Electronics, vol. 15, p.145-158,1972.
- [4] - H. H. Berger- "Contact Resistance and Contact Resistivity", Journal of the Electrochemical Society, vol. 119,nº 4, p.507-514, abril 1972.
- [5] - F. B. Hagedorn, P. M. Hall - "Right-Angle Bends in Thin Strip Conductors", Journal of Applied Physics, vol. 34, nº 1, p.128-133, janeiro 1963.

VI. ESTRUTURAS DE TESTE PARA AQUISIÇÃO DOS PARÂMETROS DOS MODELOS.

5.1. Objetivos da Caracterização e Aquisição dos Parâmetros dos Modelos.

Qualquer esforço no sentido de modelagem de dispositivos deve considerar o acesso aos parâmetros destes modelos e a precisão de suas medidas.

A aquisição destes parâmetros permitirá a manutenção dos modelos e a análise estatística destes parâmetros.

A avaliação destes dados deverá ser contínua, para indicar eventuais variações de processos, bem como servirá para manter atualizado o arquivo de dados estatísticos PRO .

É aconselhável que o sistema de aquisição de dados seja o mais automático possível, para que se possa atingir uma boa padronização e uniformidade na avaliação dos parâmetros.

Projetamos, então, uma máscara de testes contendo um conjunto de estruturas com o objetivo de medir experimentalmente os valores dos parâmetros elétricos associados ao processo e verificar o comportamento elétrico de circuitos construídos a partir dos microblocos. Esta máscara se dedicava principalmente ao processo P-MOS de porta metálica.

Com a experiência obtida com esta máscara de testes e com uma reavaliação posterior, sugerimos então um conjunto de estruturas de testes para obter os parâmetros elétricos associados que levem à caracterização do processo de confecção, para a verificação e manutenção dos modelos utilizados, e para verificar o comportamento elétrico de circuitos construídos a partir dos microblocos.

Dois jogos de máscaras se fazem necessários: um para as medidas dos parâmetros elétricos e outro para observar o comportamento elétrico de circuitos construídos com microblocos.

A seguir descreveremos as estruturas empregadas, apresentando uma planta e uma seção de corte para cada uma delas.

Não pretendemos aqui esgotar o assunto relativo à possíveis estruturas de testes. Portanto, outras estruturas poderão também ser viáveis e novas proposições que aumentem o grau de conhecimento acerca dos parâmetros associados ao processo e a precisão das medidas serão naturalmente incorporadas.

5.2. Estruturas de Testes Propostas para Aquisição dos Parâmetros Elétricos.

Nesta seção descreveremos as estruturas de teste empregadas para avaliação dos parâmetros elétricos dos modelos. No final apresentamos as plantas das estruturas, lembrando que as dimensões empregadas não estão em escala, para possibilitar uma melhor interpretação.

Para a medida da capacitância de junção por unidade de área (CJUN), da densidade de corrente de saturação (J_S) e do potencial da barreira da junção (Φ_B), empregamos as estruturas ET.1 e ET.2. Estas estruturas são diodos de junção circulares, com raios diferentes.

Numa junção, poderemos identificar duas regiões, uma sendo a parte plana do centro e a outra correspondendo às paredes curvas das laterais. Poderemos separar as contribuições de cada região para a capacitância total dos diodos circulares através das seguintes equações:

$$C_1 = C_a \cdot \pi \cdot R_1^2 + C_\ell \cdot 2 \cdot \pi \cdot R_1 \quad (5.1)$$

$$C_2 = C_a \cdot \pi \cdot R_2^2 + C_\ell \cdot 2 \cdot \pi \cdot R_2 \quad (5.2)$$

onde :

C_a = capacitância da parte plana da junção por unidade de área.

C_ℓ = capacitância da parede lateral da junção por unidade de comprimento.

R_1 = raio (na máscara) do diodo menor.

R_2 = raio (na máscara) do diodo maior.

C_1 = capacitância total do diodo menor.

C_2 = capacitância total do diodo maior.

Medindo o valor das capacitâncias totais dos diodos e conhecendo os raios R_1 e R_2 , poderemos separar os valores de C_a e C_ℓ resolvendo o sistema das equações (5.1) e (5.2).

Alternativamente, podemos medir o valor de C_a se fizermos o raio de um dos diodos suficientemente grande de forma que a contribuição das laterais seja desprezível.

O mesmo procedimento para a avaliação da capacitância de junção pode ser utilizado para medir a densidade de corrente de saturação em cada região.

A determinação da capacitância por unidade de área do óxido espesso (CCAMP), da espessura do óxido espesso (XCAMP) e da tensão de limiar da região de óxido espesso (VXO) pode ser realizada através da estrutura ET.3, que é um capacitor de óxido espesso.

A estrutura ET.4 é um capacitor formado sobre a difusão de dreno/fonte. Esta estrutura permite-nos obter o valor da capacitância do óxido crescido sobre a difusão por unidade de área (CFITA) e da espessura do óxido sobre a fita (XFITA).

A estrutura ET.5 é um capacitor de óxido fino, e ET.6 é um capacitor de óxido fino com anel de guarda. Com estes dispositivos poderemos medir a capacitância do óxido fino por unidade de área (COX), a espessura do óxido fino (XOX), e a concentração efetiva do substrato sob a porta (DNB). Com estes capacitores poderemos verificar a qualidade do óxido fino [1], [2], através de técnicas adequadas tais como esforço temperatura-tensão [3], [4], [5], [6], [7], [8], [9], características C-V em alta frequência [10], [11], características C-V em baixa frequência [12], [13], [14], admitância do capacitor MOS em função da polarização e frequência [15], [16], [17], [18] e varredura de tensão por rampa [19], [20], [21].

Para a medida da resistência de folha da difusão poderemos empregar a estrutura ET.7 [22], [23]. Obtemos assim o valor de RQUAD.

Para a avaliação da resistividade de contato entre o alumínio e o semicondutor (RHOC), empregamos o resistor de três contatos [24], [25], [26]. Se o contato não tiver praticamente a largura da fita de difusão, pode ser utilizada a correção proposta por Ting e Chen [27].

Para a determinação da tensão de limiar dos transistores com porta de óxido fino (VTO), da mobilidade para campos baixos (UB), dos argumentos da equação para a mobilidade efetiva (FIELD1, FIELD2), dos argumentos da equação da modulação do canal (ARG1, ARG2), do campo crítico de saturação de velocidade dos portadores no canal

(ESAT) e da concentração efetiva de impurezas do substrato (DNB), empregamos as estruturas ET.9, ET.10 e ET.11 que são transistores com comprimento de canal respectivamente iguais a $50 \mu_m$, $10 \mu_m$ e $6 \mu_m$. Para a avaliação destes parâmetros, poderemos utilizar técnicas convenientes descritas na literatura pertinente ao assunto [32], [33], [34], [35], [36], [37], [38].


Empregando a estrutura ET.12 poderemos caracterizar o cruzamento da fita de metal sobre as fitas de difusão, verificando, por exemplo, o acoplamento entre as linhas formadas pelo metal e pela difusão [28], [31].

Ainda para verificar o cruzamento da fita de metal sobre as fitas de difusão, temos a estrutura ET.13 que é um transistor com porta de óxido espesso. Com este dispositivo pode-se verificar o comportamento do transistor parasita associado ao óxido espesso. A tensão de limiar do óxido espesso (VXO) também pode ser determinada com esta estrutura, bem como outros parâmetros destes transistores parasitas, com as técnicas empregadas para a análise e avaliação dos transistores de porta de óxido fino.

A cruz grega da estrutura ET.14 é utilizada para determinar a resistência de folha da metalização [29].


A estrutura ET.15 é um misto de um dispositivo de van der Pauw (cruz grega) com uma ponte para medida de resistência. Com esta estrutura [30] podemos medir a resistência de folha da difusão (ROUAD) e a difusão lateral efetiva (DLEF).

Com as estruturas apresentadas até aqui teremos então condições de medir os parâmetros elétricos que permitem obter informações sobre o processo de fabricação.




Estrutura ET.1 :

Diodo Circular com Raio Menor.



Estrutura ET.2 :

Diodo Circular com Raio Maior.



Estrutura ET.3 :


Capacitor de óxido espesso .

Estrutura ET.4 :

Capacitor formado por metal sobre o óxido crescido sobre a difusão.


Estrutura ET.5 :

Capacitor de óxido fino




Estrutura ET.6 :

Capacitor de óxido fino com anel de guarda.




Estrutura ET.7 :

Cruz Grega para medida da resistência de fôlha da difusão.




Estrutura ET.8 :


Resistor para medida da resistência de contato.



Estrutura ET.9 :
Transistor de canal longo.




Estrutura ET.10 :
Transistor com comprimento de canal intermediário.




Estrutura ET.11 :

Transistor de canal curto .




Estrutura ET.12 :

Cruzamento de fita de metal sobre duas fitas de difusão .




Estrutura ET.13 :

Transistor com porta de
óxido espesso.



Estrutura ET.14 :

Cruz grega para medir resistividade de
de fôlha da metalização.



Estrutura ET.15 :

Medida da resistividade de fôlha da difusão e
difusão lateral efetiva.

Figura 5.1 : Estruturas de teste para obtenção dos parâmetros elétricos associados
ao processo de confecção.

5.3. Verificação do Comportamento Elétrico dos Microblocos.

Obtidos os parâmetros elétricos, precisamos verificar os circuitos equivalentes e modelos empregados para os microblocos.

Entretanto, é impossível uma verificação individual e direta do comportamento elétrico de cada microbloco sem que se alterem os dispositivos a serem testados. Para medir o comportamento elétrico dos microblocos precisamos estabelecer áreas de contato (pads) e outras extensões que alteram o dispositivo sob teste.

A solução para este problema consiste em construir circuitos para verificar o comportamento elétrico e tirar conclusões sobre a validade dos circuitos equivalentes e modelos empregados para os microblocos.

Obviamente, a avaliação dos circuitos equivalentes é realizada de modo indireto, mas este procedimento apresenta a vantagem de verificar o comportamento dos microblocos num circuito, que é a situação mais real possível.

Para os circuitos de teste, poderemos utilizar inversores e osciladores em anel, construídos a partir de microblocos.

O comportamento estático dos microblocos é verificado através dos inversores, o que nos dará uma indicação da validade dos circuitos equivalentes e componentes que afetam este tipo de teste. Construímos estes inversores com várias combinações de microblocos, fazendo o seguinte procedimento:

- a) Obter experimentalmente a curva de transferência estática do inversor.
- b) Obter a curva de transferência estática do inversor através do programa de simulação elétrica, empregando os circuitos equivalentes dos microblocos que formam o inversor.
- c) Comparar os resultados obtidos nos itens (a) e (b). Se forem satisfatórios, passamos à análise do comportamento dinâmico. Caso contrário, deverão ser feitas as modificações necessárias nos circuitos equivalentes dos microblocos, repetindo o procedimento a partir do item (b).

Realizada a análise estática, verificamos então o comportamento dinâmico.

Com o inversor analisado, são contruídos osciladores em anel. Na Fig. (5.2) temos um esquema de um oscilador em anel.

A saída do oscilador em anel é feita através de um transistor na configuração de dreno comum, ou seguidor de fonte, para não carregar o circuito do oscilador e alterar a frequência de oscilação e forma de onda. O resistor do estágio de saída pode ser conectado externamente à pastilha.

O número N de inversores deve ser suficientemente grande para garantir as condições de oscilação e uma boa uniformidade. A avaliação do comportamento dinâmico é, então, realizada seguindo-se o seguinte procedimento:

- Levantar experimentalmente a forma de onda de saída do oscilador em anel.
- Obter a forma de onda da saída do oscilador através da simulação transiente com o programa de simulação elétrica, utilizando os circuitos equivalentes e modelos dos microblocos.
- Comparar os resultados obtidos nos itens (a) e (b). Se o resultado obtido através da simulação for suficientemente próximo do resultado experimental, os circuitos equivalentes e modelos estão aprovados. Caso contrário, modifica-se os circuitos equivalentes e modelos, repetindo-se o procedimento a partir do item (b).




Figura 5.2 : (a) Diagrama simbólico do oscilador em anel; (b) Esquema do oscilador em anel com estágio isolador na saída.

Convém notar que a verificação dos modelos dos microblocos é realizada de forma indireta. Ou seja, dependendo do particular comportamento elétrico dos inversores construídos com os microblocos, projetista poderá detetar eventuais falhas nos modelos utilizados. Nesta etapa, a experiência, habilidade e engenhosidade do projetista pagará bons dividendos, não só para identificar falhas, mas também para achar circuitos equivalentes satisfatórios.

Na Fig. (5.3) temos o diagrama completo do procedimento proposto para avaliação dos circuitos equivalentes e modelos dos microblocos.

No capítulo IV, apresentamos um caso de estudo para exemplificar de modo sistêmico e funcional o sistema de modelagem automática. Para o caso de estudo, propomos o emprêgo de três configurações para os inversores, de modo a determinar o comportamento elétrico dos circuitos equivalentes dos microblocos. Cada configuração é obtida através da combinação de microblocos, como poderemos ver através da Fig. (5.4). Baseados nestes inversores, construímos então os osciladores em anel.







Figura 5.3 : Diagrama completo do procedimento proposto para a avaliação do comportamento elétrico dos microblocos.



CONFIGURAÇÃO A



CONFIGURAÇÃO B



CONFIGURAÇÃO C

Figura 5.4 : Configuração para os inversores, construídos a partir dos microblocos do caso de estudo.

REFERÊNCIAS.

- [1] - C. L. Claeys - " Electrical Characterization of Oxide Layers for MOS Structures " ,Anais da Primeira Oficina Brasileira de Microeletrônica, LED/FEC/ UNICAMP , julho 1979.
- [2] - N. F. Gonçalves - " Estudo Teórico-Experimental do Sistema Si-SiO₂ Utilizando Capacitores MOS " , Tese de Mestrado, LME/EPUSP, 1978 .
- [3] - E. Yon, K. H. Ko , A. B. Kuper - " Sodium Distribution in Thermal Oxide on Silicon by Radiochemical and MOS Analysis " , IEEE Trans. on Electron Devices vol. ED-13, nº 12, fev. 1966 .
- [4] - K. H. Zaininger, G. Wardfield - " Limitations of the MOS Capacitance Method for the determination of semiconductor Surface Properties " , IEEE Trans. on Electron Devices, vol. ED-12, p. 179, abril 1965 .
- [5] - S. R. Hofstein - " Stabilization of MOS Devices", Solid-State Electronics , vol. 10, p. 657, julho 1967 .
- [6] - A.K. Sinha, H.J. Levinstein, L.P. Adda, E.N. Fuls, E.I. Povilonis, - "Effect of High-Temperature H₂-Anneals on the Slow-Trapping Instability of MOS Structures " , Solid-State Electronics, vol. 21, nº 3, p.531, março 1978 .
- [7] - E.H. Snow, B.E. Deal -" Polarization Phenomena and Other Properties of Phosphosilicate Glass Films on Silicon " , J. of the Electrochemical Society , vol. 113, nº 3, p. 263, março 1966 .
- [8] - J.M. Eldridge, R.B. Laibowitz, P. Balk - " Polarization of Thin Phosphosilicate glass films in MOS Structures " , J. Applied Physics, vol. 40, p.1922 , março 1969 .
- [9] - P.E. Balk, J.M. Eldridge - " Phosphosilicate Stabilization of FET Devices " , Proc. of the IEEE, vol. 57, nº 9, p. 1558, set. 1969 .
- [10] - L.M. Terman - " An Investigation of Surface States at a Silicon/Silicon Oxide Interface Employing Metal-Oxide-Silicon Diodes " , Solid-State Electronics vol. 5, p. 285, 1962 .
- [11] - G.J. Declerck, R. van Overstraeten, G. Broux - " Measurements of Low Densities of Surface States at the Si-SiO₂ interface " , Solid-State Electronics, vol. 16, nº 12, p. 1451, dez. 1973 .
- [12] - C.N. Berglund - " Surface States at Steam-Grow Silicon-Silicon Dioxide Interfaces " , IEEE Trans. on Electron Devices, vol. ED-13, nº 10, p. 701, out. 1966 .
- [13] - M. Kuhn, E. Nicollian - " Nonequilibrium Effects in Quasi-Static MOS Measurements " , J. Electrochem. Soc. , vol. 118, nº2, p.370, fev. 1971 .

- [14] - R. van Overstraeten, G.J. Declerck, G. Broux - " Graphical Technique to Determine the Density of Surface States at the Si-SiO₂ Interface of MOS Devices Using the Quasi-Static C-V Method " , J. Electrochem. Soc., vol. 120 , nº 12, dez. 1973 .
- [15] - E. Nicollian, A. Goetzberger - " The Si-SiO₂ Interface-Electrical Properties as Determined by the Metal-Insulator-Silicon Conductance Technique ", The Bell Systems Technical Journal, vol. 46, nº 6, p. 1055, jul-agosto 1967 .
- [16] - J.A. Cooper, R.J. Schwartz - " Electrical Characteristics of the Si-SiO₂ Interface Near Midgap and in Weak Inversion ", Solid-State Electronics, vol. 17, nº 7, p. 641, julho 1974 .
- [17] - P.A. Muls, G.J. Declerck, R.J. van Overstraeten - " Influence of Interface Charge Inhomogeneities on the measurement of Surface State Densities in the Si-SiO₂ Interface by Means of the MOS A.C. Conductance Technique" , Solid-State Electronics, vol. 20, nº 11, nov. 1977 .
- [18] - J.J. Simone - " A Method to Extract Interface State Parameters from the MIS Parallel Conductance Technique ", Solid-State Electronics, vol. 16, nº 1, jan. 1973 .
- [19] - M. Khun - " A Quasi-Static Technique for MOS C-V and Surface State Measurements ", Solid-State Electronics, vol. 13, p. 873, 1970 .
- [20] - M. Khun, D.J. Silversmith - " A New Technique for the Study of Ionic Contamination and Transport of Mobile Ions in MOS Structures ", J. Electrochem. Soc., vol. 118, nº 6, junho 1971 .
- [21] - N.J. Chou - " Application of Triangular Voltage Sweep Method to Mobile Charge Studies in MOS Structures ", J. Electrochem. Soc. , vol. 118, nº 4, p. 601, abril 1971 .
- [22] - M.G. Buehler, W.R. Thurber - " An Experimental Study of Various Cross Sheet Resistor Test Structures ", J. Electrochem. Soc. , vol. 125, nº 4, p. 645, abril 1978 .
- [23] - J.M. David, M.G. Buehler - " A Numerical Analysis of Various Cross Sheet Resistor Test Structures ", Solid-State Electronics, vol. 20, p. 539, 1977 .
- [24] - H.H. Berger - " Models for Contacts to Planar Devices ", Solid-State Electronics , vol. 15, p. 145, 1972 .
- [25] - H.H. Berger - " Contact Resistance and Contact Resistivity ", J. Electrochem. Society , vol. 119, nº 4, p. 507, abril 1972 .
- [26] - H.M. Naguib, L.H. Hobbs - " Al/Si and Al/Poly-Si Contact Resistance in Integrated Circuits ", J. Electrochem. Soc., vol. 124, nº 4, p. 573, abril 1977.
- [27] - C.Ting , C.Y. Chen - " A Study of the Contacts of a Diffused Resistor", Solid-State Electronics, vol. 14, p. 433, 1971 .
- [28] - C.S. Meyer, D.K. Lynn, D.J. Hamilton - " Analysis and Design of Integrated Circuits ", Motorola Series in Solid-State Electronics, Mc-Graw Hill, p. 34: 1968 .

- [29] - R. Thurber, M.G. Buehler - " Semiconductor Measurement Technology : Micro-electronic Test Pattern NBS-4 ", NBS Special Publication 400-32, abril 1978.
- [30] - M.G. Buehler, S.D. Grant, W.R. Thurber -" Bridge and van der Pauw Sheet Resistors for Characterizing the Line Width of Conducting Layers ", J. Electrochemical Soc. , vol. 125, nº 4, p. 650, abril 1978 .
- [31] - D.B. Jarvis - " The Effects of Interconnections on High-Speed Logic Circuits" IEEE Trans. on Electronics Computers, vol. EC-12, nº 5, p. 476, out. 1963.
- [32] - A.S. Grove - " Physics and Technology of Semiconductor Devices ", cap. 9, Wiley, 1967 .
- [33] - A.S. Grove - " Physics and Technology of Semiconductors Devices", cap. 11, Wiley, 1967 .
- [34] - O. Leistiko Jr., A.S. Grove, C.T. Sah - " Electron and Hole Mobilities in Inversion Layers on Thermally Oxidized Silicon Surfaces ", IEEE Trans. on Electron Devices, vol. ED-12, nº 5, p. 248, 1965 .
- [35] - D. Frohman-Bentchkowsky - " On the Effect of Mobility Variation on MOS Device Characteristic ", Proc. IEEE, vol. 56, nº 2, p. 217, fev. 1968 .
- [36] - A.S. Grove, D.J. Fitzgerald - " Surface Effects on P-N Junctions: Characteristics of Surface Space-Charge Regions under Non-Equilibrium Conditions", Solid-State Electronics, vol. 9, p. 783, 1966 .
- [37] - S.R. Hofstein, G. Wardfield - " Carrier Mobility and Current Saturation in the MOS Transistor ", IEEE Trans. on Electron Devices, vol. ED-12, nº 3, p. 129, março 1965 .
- [38] - T.J. Rodgers, S. Asai, M.D. Pocha, R.W. Dutton, J.D. Meindl - " An Experimental and Theoretical Analysis of Double-Diffused MOS Transistors ", IEEE J. of Solid-State Electronics, vol. SC-10, nº 5, p. 322, out. 1975 .

VI. CONCLUSÕES

Dada a viabilidade do projeto automático de circuitos integrados digitais dedicados, foram realizados esforços no sentido de desenvolver ferramentas para esta finalidade. Como resultado destes esforços, o Laboratório de Eletrônica e Dispositivos, LED, conta hoje com o Sistema de Projeto Automático de Circuitos Integrados Digitais, SPA-D incorporado ao sistema de Projeto Auxiliado por Computador PAC-1.

Além de um sistema de geração automática de máscaras de circuitos integrados partir de microblocos, tornou-se necessária a existência de um sistema de modelagem automática dos circuitos construídos com estes microblocos, para possibilitar uma rápida verificação do comportamento elétrico do circuito por um programa de simulação elétrica.

Desenvolvemos então o sistema de modelagem automática, que nos levou à concepção e implementação dos programas CAPETA e AUTOMOS.

Para fazermos esta contribuição ao SPA-D, realizamos as seguintes atividades:

- Estudo de estruturas MOS.
- Estudo de modelos para os transistores MOS.
- Estudo de sistemas de PAC e análise de programas de simulação de processos simulação elétrica.
- Estudo dos modelos empregados nos programas de simulação elétrica disponíveis no PAC-1.
- Análise de sistemas de modelagem automática, que nos levou a uma proposição inovadora para o sistema de modelagem automática, sistema este adaptado às necessidades do Laboratório e integrado ao sistema de projeto automático SPA-D.
- Concepção e implementação de um programa para obter os parâmetros elétricos partir da simulação do processo e dos dados estatísticos deste processo (CAPETA).
- Concepção e implementação de um programa que modele automaticamente os microblocos a partir dos parâmetros elétricos associados ao processo de fabricação das dimensões das máscaras dos microblocos, dos grafos dos circuitos equivalentes e da biblioteca de algoritmos para o cálculo dos circuitos equivalentes e modelos dos microblocos.
- Análise de dispositivos parasitas de circuitos integrados MOS.
- Estudo "a priori" sobre a caracterização e aquisição dos parâmetros elétricos necessários para a avaliação e manutenção dos circuitos equivalentes e modelos dos microblocos.

Sugerimos aqui o desenvolvimento futuro de atividades relacionadas, como o desenvolvimento de um interconector automático dos circuitos dos microblocos a partir dos resultados do programa RASCUNHO.

Levantamos, também, a possibilidade da utilização dos resultados da simulação elétrica para executar uma macromodelagem a nível de células básicas do circuito, que nos permitirá o emprego eficiente de uma simulação lógica temporal.

Num futuro mais distante, podemos prever também o controle automático do sistema de fabricação que nos poderá levar a uma maior estabilidade.

Finalmente, podemos afirmar que as proposições para o estabelecimento de um sistema automático de modelagem foram alcançadas, dotando o sistema PAC-1 de uma ferramenta útil.

APÊNDICE A

O ALGORÍTIMO UTILIZADO PARA O CÁLCULO DO POTENCIAL DE BARREIRA E CAPACITÂNCIA DE DEPLEÇÃO

Na fig. (A.1), descrevemos o algoritmo utilizado para o cálculo do potencial da barreira e da capacitância de depleção. A seguinte simbologia é adotada:

Z = índice do ponto da tabela correspondente ao apontador de busca para o lado esquerdo da junção. A origem é considerada como sendo o ponto da tabela correspondente à profundidade de junção (IJ).

Y = o mesmo que Z, mas para o lado direito da junção.

IJ = índice do ponto da tabela correspondente à profundidade de junção.




Figura A.1.a




Figura A.1.b




Figura A.1.c: Fluxograma do algoritmo para cálculo do potencial de barreira e da capacitância de depleção.

Para facilitar a compreensão do fluxograma da Fig. (A.1), especificamos abaixo o significado das variáveis citadas e a função realizada por cada sub-programa.

$$Q_E = \int_{x(Z)}^{x(IJ)} N(x) \cdot dx \quad (\text{lado esquerdo da junção})$$

$$Q_D = \int_{x(IJ)}^{x(Y)} q_N(x) \cdot dx \quad (\text{lado direito da junção})$$

$$PB = \frac{KT}{q} \cdot \ln \left[\frac{N(Z) \cdot N(Y)}{n_i^2} \right], \quad \text{potencial da barreira segundo a equação (3.11)}$$

$$VA = \int_{x(Y)}^{x(Z)} E(x) \cdot dx, \quad \text{potencial obtido através da integração do campo elétrico.}$$

POTEN = Subrotina para o cálculo de PB e VA. As integrações são feitas por Simpson ou Trapézio.

DIPOL = Subrotina que procura estabelecer o dipolo de carga, ou seja, procurar Y tal que $Q_D = Q_E$. Executa também os procedimentos para compatibilizar o algoritmo de busca, caso haja tentativa de fazer com que Y seja maior que IEXT (índice do último ponto da tabela).

SPS = Subrotina para o cálculo de Q_E e Q_D , através do método integral de Simpson de integração por Trapézio, para o cálculo de Q_E e Q_D .

CARQE = Subrotina para o cálculo de Q_E .

CSIMP = Subrotina para a integração do campo elétrico através do método de integração de Simpson.

CTRAP = Subrotina para a integração do campo elétrico através de integral por Trapézio.

A figura (A.2) traz um diagrama geral menos detalhado do algoritmo.




Figura A.2: Diagrama geral simplificado do algoritmo.

APENDICE B

ALGORÍTMO UTILIZADO PARA O CÁLCULO DA DIFUSÃO LATERAL EFETIVA

A difusão lateral efetiva DLEF é calculada através da subrotina CONDUT.

Nesta subrotina são calculados os valores da condutância lateral por unidade de comprimento, GN, e a difusão lateral efetiva.

GN é avaliada através de (eq. 3.59):

$$GN = \frac{\pi}{2} \cdot q \int_0^{x_J} \mu[N(r)] \cdot r \cdot N(r) dr$$

A integração é realizada numericamente, empregando-se a tabela do perfil de impurezas correspondente à difusão de dreno/fonte. A mobilidade é calculada para cada valor de concentração N(r) através da eq. 3.60 e utilizando os valores da tabela 3.1 para os parâmetros da curva de ajuste. Durante a integração é realizado um teste para verificar se houve mudança de espaçamento no perfil discreto de impurezas. Caso haja mudança de espaçamento, o valor do passo de integração é corrigido adequadamente.

A difusão lateral efetiva é calculada como na equação 3.64:

$$DLEF = GN \cdot RQUAD$$

O algoritmo utilizado é descrito na Fig. B1. A seguir descrevemos algumas das variáveis empregadas no fluxograma, para fins de melhor compreensão.

N(I) = concentração do i-ésimo ponto da tabela do perfil.

U(I) = mobilidade dos portadores majoritários do i-ésimo ponto da tabela.

ΔH = espaçamento entre os pontos da tabela.

H = distância da superfície até o i-ésimo ponto da tabela.

IJ = índice da tabela correspondente à x_J .




Figura B.1: Fluxograma simplificado do algoritmo para o cálculo da dispersão lateral efetiva DLEF.

APÊNDICE C

ALGORÍTMO UTILIZADO PARA O CÁLCULO DO POTENCIAL DE SUPERFÍCIE, DA CONCENTRAÇÃO EFETIVA DO SUBSTRATO E DA CARGA DA REGIÃO DE DEPLEÇÃO DO SUBSTRATO (SOB A PORTA)

O potencial de superfície ψ_s , a concentração efetiva do substrato DNB e a carga de região de depleção Q_B são calculadas através da subrotina POTSUP.

O algoritmo implementado resolve numericamente a equação de Poisson.

$$\frac{d^2\psi}{dx^2} = \frac{q}{K_s \cdot \epsilon_0} \cdot N(x) \quad (c.1)$$

No nível crítico de inversão, a equação derivada por Troutman deve ser satisfeita:

$$\psi_s = \pm \frac{KT}{q} \cdot \ln [N_{SUB} \cdot N(W)/n_i^2] \quad (c.2)$$

onde

$N(W)$ = concentração de impurezas na borda da região de depleção.

W = profundidade da região de depleção.

O algoritmo procura encontrar um W tal que o potencial obtido através da integração da equação de Poisson satisfaça também a equação do potencial de superfície, o que ocorre no nível crítico de inversão.

Na Fig. (C.1), apresentamos um fluxograma simplificado do algoritmo empregado. Para facilitar a compreensão, descrevemos abaixo as variáveis citadas.

KC = índice da tabela correspondente ao apontador de busca da profundidade da região de depleção.

ψ_{HS} = Potencial de superfície segundo a equação de Troutman (eq. c.2).

ψ_{HN} = Potencial calculado através da integração da equação de Poisson.

W = profundidade da borda da região de depleção.




Figura C.1 - (parte a)




Figura C.1 (parte b)

Figura C.1: Fluxograma simplificado do algoritmo.

O algoritmo emprega as seguintes subrotinas para o cálculo integral:

SIMP = subrotina para integração pelo método de Simpson.

TRAP = subrotina para integração pelo método de Trapézio.

SPS2 = subrotina para o cálculo da carga Q_B através de integração pelo método de Simpson.

STZ2 = subrotina para o cálculo da carga Q_B através do método de Trapézio para integração.

APÊNDICE D

Cálculo das Resistências dos Circuitos Equivalentes dos Microblocos.

No caso de estudo analisado, observamos que várias resistências dos circuitos equivalentes dos microblocos não podem ser avaliadas diretamente devido à distribuição não-uniforme do campo elétrico dentro da região que forma o corpo destas resistências. Nestes casos, várias técnicas de abordagem poderiam ser empregadas.

Uma das técnicas consiste na resolução da equação de Laplace, $\nabla^2 V = 0$, em duas dimensões pelo método numérico de elementos finitos [1].

O resistor a ser calculado pode ser conceituado como uma malha de resistores com um grande número de elementos e nós internos, e com nós exteriores de contato.

A condução em um quadrado do corpo do resistor pode ser modelada como na Fig. (D.1). Este modelo é válido apenas quando se tem uma distribuição uniforme do campo elétrico dentro do quadrado.




Figura D.1 : Modelo do circuito equivalente para um quadrado incremental do resistor.

A condutância de fôlha, G_s , do quadrado é dada por:

$$G_s = 2(G_1 + G_2) \quad (D.1)$$

G_1 é a condutância entre nós adjacentes e G_2 é a condutância entre nós opostos. Pode-se provar [1] que G_1 e G_2 são determinados por:

$$G_1 = G_s/3, \quad G_2 = G_s/6 \quad (D.2)$$

Formando uma malha com um número adequado destes circuitos equivalentes (elementos finitos) pode-se resolver a equação de Laplace por métodos adequados.

David e Buehler [1] empregaram o método de super-relaxação com sucesso para o estudo de estruturas de medidas da resistência de fôlha.

Infelizmente, este método é puramente numérico, de forma que não poderemos obter, através dele, uma equação analítica para a resistência associada à um padrão geométrico qualquer para o corpo do resistor.

Outra técnica de abordagem consiste no emprego de transformações conformes

[2], [3]. Neste método, o padrão geométrico a ser analisado é disposto sobre um plano complexo Z , onde $Z = x + iy$. Este padrão é então transformado para um segundo plano complexo W , onde $W = u + iv$. A transformação de um plano para outro é feita através de uma relação matemática entre Z e W . É realizada portanto uma transformação do padrão geométrico que estava no plano Z para um novo padrão no plano W . O problema então se reduz a encontrar uma transformação que leve o padrão analisado para um outro formato para o qual se conhece uma solução.

A distribuição do potencial no plano W (que é conhecida) é então transformada de volta para o plano Z , através da transformação inversa, ou seja, expressando-se Z em função de W . Calcula-se então a resistência no plano original Z .

A dificuldade deste método reside na tarefa de encontrar uma transformação adequada, transformação esta nem sempre possível de ser encontrada.

Cabe observar também que mais de uma transformação pode ser aplicada sucessivamente ao padrão geométrico.

Schwartz e Christoffel propuseram um método de transformação conforme [2], [4] que também pode ser utilizado. A transformação de Schwartz-Christoffel se caracteriza por levar um polígono para uma geometria linear.

Algumas das resistências do circuito equivalente dos microblocos são devidas ao contato entre o metal e o semiconductor.

Nestes casos, empregaremos o modelo de linha de transmissão proposto por Berger [7], [8] para avaliar a resistência de contato, como já discutido no Capítulo III, seção 3.11.

Descreveremos então o cálculo das resistências.

No capítulo IV, seção 4.5, discutimos a perturbação produzida pela formação do canal nas linhas de campo elétrico dentro da difusão de dreno e fonte (ver Fig. 4.6) do microbloco 1. As resistências de fonte (R_1, R_2) são modeladas então através de um circuito equivalente em triângulo (V).




Figura D.2 : Difusão da fonte (MB01) e seu circuito equivalente.

Na Fig. D.2, vemos a difusão de fonte e o circuito elétrico equivalente a ser empregado. As superfícies S_1 e S_2 são consideradas equipotenciais. Utilizando técnicas de mapeamento gráfico [10], estudamos a forma das linhas equipotenciais na junção do canal com a difusão, para dispositivos típicos. Lembramos que a resistividade da camada de inversão do canal é diferente da resistividade da difusão de fonte. Chegamos então à conclusão de que a superfície S_3 pode ser considerada aproximadamen

te como uma equipotencial.

Para determinar o valor de R_2 , podemos utilizar o seguinte artifício: conectamos os nós 1 e 2 formando o nó 4 (Fig. D2). Aplicando uma bateria de teste entre os nós 4 e 3, veremos que a corrente fluirá simetricamente nos dois ramos da difusão e a resistência entre os nós 3 e 4 será igual a $R_2/2$ (Fig. D3.a). Devido à simetria, analisaremos a metade do resistor, que nos dará o valor de R_2 .




Figura D.3 : (a) Esquema para avaliação de R_2 ; (b) Arranjo do resistor no plano z ; (c) Forma do resistor no plano w (após a transformação).

A resistência R_2 é obtida de uma transformação conforme. Hall [6] achou uma transformação que leva a geometria do resistor da Fig. (D.3.b) para o formato da Fig. (D.3.c).

A transformação é :

$$z = -a\pi \cdot (-\pi i/2) + 2 \ln \left[\frac{(1 + \operatorname{sen} w)^{1/2} + (b + \operatorname{sen} w)^{1/2}}{(b - 1)^{1/2}} \right] \quad (D.3)$$

que nos dará a expressão para a resistência:

$$R = R_s \left[\frac{x}{\pi} + a - \frac{2}{\pi} \ln \sinh(a\pi/2) \right] \quad (D.4)$$

que aplicada a Fig. D.2, nos dará como valor para R_2 :

$$R_2 = R_{QUAD} \left[\frac{b}{x} + a - \frac{2}{\pi} \ln \sinh(a\pi/2) \right] \quad (D.5)$$

onde:

$$a = g/x$$

$$g = Y/2$$

Prossenguindo, aplicamos uma tensão de teste entre os nós 1 e 2, impondo a condição de que S_3 é uma superfície equipotencial (Fig. D4.a).

A resistência entre os nós 1 e 2 nestas condições (R_X) pode ser obtida por uma transformação conforme. A transformação utilizada (Fig. D4.b) e D4.c) é [6] :




Figura D.4 : (a) Esquema para avaliação de R_X , (b) Resistor no plano Z ; (c) Resistor no plano W .

$$z = 2 \cdot \sinh^{-1} \left[m \cdot \sinh(w/2) \right] \quad (D.6)$$

$$\text{onde } m = \cosh(\pi/4)$$

O resistor R_X é dado então pela seguinte expressão, em termos das variáveis da Fig.(D.2).

$$R_X = R_{QUAD} \left[\frac{2b}{x} + \frac{Y^2}{x} - \frac{4}{\pi} \cdot \ln \cosh(\pi d/4) \right] \quad (D.7)$$

onde :

$$d = Y^2/x$$

A resistência R_X também é dada por

$$R_X = R_1 // (2 \cdot R_2) \quad (D.8)$$

A resistência R_X deverá ser menor que $2 \cdot R_2$. A consistência das equações (D.5) e (D.7) pode ser verificada através desta condição, que é sempre satisfeita.

Obtidos R_X e R_2 , podemos calcular R_1 :

$$R_1 = \frac{1}{\left(G_X - \frac{G_2}{2} \right)} \quad (D.9)$$

onde :

$$G_X = 1/R_X$$

$$G_2 = 1/R_2$$

Utilizando as mesmas transformações, poderemos calcular os valores das resistências de dreno R3 e R4.

O equacionamento da resistência R5 (ver microbloco MB04) é feito da forma trivial.

No cálculo das resistências R6 e R8, introduziremos o efeito da concentração lateral de corrente que ocorre quando o contato é menor que a largura da fita de difusão. Este efeito foi modelado por Ting e Chen [9], empregando uma transformação conforme para obter a expressão que dará a resistência adicional corretiva.




Figura D.5 : (a) Efeito de concentração lateral de corrente quando o contato é menor que a largura da difusão, (b) Dimensões utilizadas para a avaliação de R6 e R8.

A resistência adicional é dada por :

$$R_e = \frac{R_{QUAD}}{\pi} \cdot \left[\frac{1}{k} \cdot \ln(k + 1/k - 1) + \ln(k^2 - 1/K^2) \right] \quad (D.10)$$

onde:

$$k = W/(W - W')$$

Então obtemos R6 e R8 como :

$$R6 = R_{QUAD}(A/W) + R_e \quad (D.11)$$

$$R8 = R_{QUAD}(B/W) + R_e \quad (D.12)$$

Para maior precisão, a difusão lateral efetiva DLEF deverá ser incluída no cômputo da largura W da fita de difusão.

A resistência R7 é devida ao contato entre o metal e o semiconductor. Utilizando o modelo de linha de transmissão proposto por Berger e discutido no Capítulo III, seção 3.11, calculamos o resistor R7 que representará este efeito parasitário.

$$R7 = \left[\frac{R_{HOC}}{X} \right] \alpha \cdot \left[\frac{1}{\tanh(\alpha \cdot Y)} \right] \quad (D.13)$$

onde:

$$\alpha = (R_{QUAD}/R_{HOC})^{1/2}$$

As resistências R9 (MB08) e as resistências R10 e R11 (MB10) são calculadas da forma usual.

A resistência R12 é devida à resistência de contato metal-semiconductor. Refira-se à Fig. 4.15, do microbloco 10. O valor de R12 é obtido utilizando a equação

(D.13) como proposto por Berger [6] :

$$R_{12} = \left[\frac{RHOC}{X} \right] \cdot \alpha \cdot \left[\frac{1}{\tanh(\alpha \cdot Y)} \right] \quad (D.14)$$

onde:

$$\alpha = (R_{QUAD}/RHOC)^{1/2}$$

As dimensões (X) e (Y) são detalhadas na Fig. (D.7) .




Figura D.6 : (a) Dimensões utilizadas para calcular R7; (b) Circuito equivalente das resistências da difusão de dreno (MB04).




Figura D.7 : Dimensões empregadas para avaliar a resistência R12.

A resistência R13 é devida à difusão que forma a barra de alimentação do transistor de carga do microbloco 10, como podemos ver na Fig. 4.15 .

A resistência R14 é também devida à camada difundida que forma a barra de alimentação das fontes dos transistores impulsores ("drivers") do microbloco 11 (ver Fig. 4.11) .

Estas duas resistências são obtidas pelo mesmo procedimento geral, que descreveremos a seguir. Na Fig. D.8 vemos um desenho do resistor que queremos calcular.




Figura D.8 : Formato e dimensões do resistor a ser calculado.

A transformação necessária para a solução deste problema é muito complexa, sendo necessária a avaliação de integrais elípticas incompletas para chegarmos à expressão da resistência. Hall [6] apresenta como solução, o emprêgo de duas equações que serão utilizadas conforme o caso, ou seja, dependendo das relações entre as dimensões do resistor.

No primeiro caso temos um resistor com uma descontinuidade abrupta na largura do seu corpo, descontinuidade esta não muito acentuada. Na Fig. D.9 temos o diagrama do resistor e da transformação aplicada a este.




Figura D.9 : Diagrama do resistor e transformação empregada

A transformação mostrada na Fig. D.9 é dada por:

$$z = i \cdot \tanh^{-1} \left(\frac{1 + d^2 \phi}{1 + \phi} \right)^{1/2} - i \cdot a \cdot \tanh^{-1} \left(\frac{d^2 + d^2 \phi}{1 + d^2 \phi} \right)^{1/2} \quad (D.15)$$

onde:

$$\phi = e^{2iw}$$

Obtêm-se, então, o seguinte valor para a resistência:

$$R = R_s \left\{ \frac{y^+}{\pi} - \frac{y^-}{\pi} + \frac{1}{2\pi} \left[\frac{1 + d^2}{d} \cdot \ln(1 + d/1 - d) - 2 \cdot \ln(4d/1 - d^2) \right] \right\} \quad \dots (D.16)$$

onde:

$$\frac{y^+}{\pi} = \text{número de quadrados da parte mais larga do resistor}$$

$$\frac{y^-}{\pi} = \text{número de quadrados da parte menos larga do resistor}$$

No segundo caso, temos um resistor com uma terminação muito larga. Na Fig. D.10 vemos este resistor e a transformação empregada.




Figura D.10 : Diagrama de um resistor com terminação muito larga e a transformação utilizada.

A transformação é dada por:

$$z = \text{sen}^{-1} \left[\frac{\text{sen } w}{(4d^2 + 1)^{1/2}} \right] + d \cdot \cosh^{-1} \left[\frac{1 + \left(\frac{4d^2 - 1}{4d^2 + 1} \right) \text{sen } w}{\cos w} \right] \quad (\text{D.17})$$

Então a resistência será dada por

$$R = R_s \left[\frac{y}{\pi} - \frac{2d}{\pi} \cdot \tan^{-1}(2d) + \frac{1}{2\pi} \cdot \ln(4d^2 + 1) \right] \quad (\text{D.18})$$

Referindo-nos agora ao resistor da Fig. D.8, faremos o seguinte procedimento para obter o valor da resistência.

Definimos um valor crítico, a_c , que servirá como um indicador de qual das equações deverá ser utilizada.

$$a_c = \frac{1}{2} \cdot \cot(\pi/2b) \quad (\text{D.19})$$

Então, quando $a \geq a_c$,

$$R = R_{\text{QUAD}} \left\{ \frac{a}{b} + \frac{t}{s} + \frac{1}{2\pi} \left[\frac{1+c}{c} \cdot \ln(1+c/1-c) - 2 \cdot \ln(4c/1-c^2) \right] \right\} \quad (\text{D.20})$$

onde:

$$c = 1/s$$

Quando $a < a_c$

$$R = R_{QUAD} \left[\frac{t}{s} + \frac{a}{b} - \frac{2a}{\pi} \cdot \tan^{-1}(2a) + \frac{1}{2\pi} \cdot \ln(4a^2 + 1) \right] \quad (D.21)$$

A resistência R15 é devida a resistência de contato metal-semicondutor (micro bloco 11). Sua avaliação é idêntica àquela utilizada no caso de R12. Refira-se à equação (D.14) e à Fig. (D.7).

As resistências R16 e R17 (microbloco 11) são calculadas da forma usual.

As resistências da difusão do dreno do microbloco 7 são modeladas como três resistores conectados em estrêla. Na Fig. D.11 vemos o formato da difusão e o circuito resistivo equivalente.




Figura D.11 : (a) Formato e dimensões do resistor a ser calculado;
(b) Circuito equivalente.

Hagedorn e Hall [5], utilizando duas transformações conformes sucessivas, chegaram a uma expressão para as resistências RA e RB que serão, então, utilizadas.

A primeira transformação leva o formato do resistor no plano complexo z para o plano complexo w .

$$z = x + iy, \quad w = u + iv \quad (D.22)$$

$$z = \cos^{-1} \left[1 - \frac{2w}{(b+k)} \right] + (b+k-1)^{1/2} \left\{ \cosh^{-1} \left[1 + \frac{2w(b+k-1)}{(b+k)(1-w)} \right] \right\} +$$

$$(b+k/b-k)^{1/2} \cdot \cos^{-1} \left[1 - \frac{2w}{b-k} \right] + (b+k/b-k)^{1/2} \cdot (b-k-1)^{1/2} \cdot \cosh^{-1} \left[1 + \frac{2w(b-k-1)}{(b-k)(1-w)} \right] \quad (D.23)$$

A segunda transformação nos levará do plano complexo w para o plano z_1

$$z_1 = x_1 + iy_1 \quad (D.24)$$

$$1 - w = (b-1)e^{-z_1} \quad (D.25)$$

onde b e k são constantes arbitrárias que satisfaçam as relações $b-k > 1$ e $k \geq 0$.

Utilizando a expressão geral determinada por estes autores para uma resistência com o formato que estamos analisando, calculamos R_A e R_B em termos das dimensões da Fig. D.11.a.

$$R_A = R_{QUAD} \cdot \left[\frac{g}{m} + \frac{h}{L} - \frac{2}{\pi} \cdot \ln(4a/a^2+1) + (a^2-1/\pi a) \cos^{-1}(a^2-1/a^2+1) \right] \quad (D.26)$$

$$R_B = R_{QUAD} \cdot \left[\frac{g}{m} + \frac{c}{L} - \frac{2}{\pi} \cdot \ln(4a/a^2+1) + (a^2-1/\pi a) \cos^{-1}(a^2-1/a^2+1) \right] \quad (D.27)$$

onde:

$$a = L/m$$

A resistência R_C é devida à resistência de contato entre o metal e o semicondutor (R_{ch}). Ao valor desta resistência adicionaremos o termo de correção devido à concentração lateral de corrente (R_e) como proposto por Ting e Chen [9].

$$R_C = R_{ch} + R_e \quad (D.28)$$

$$R_{ch} = \frac{R_{HOC}}{d} \cdot ALFA \cdot \frac{1}{\tanh(ALFA \cdot d)} \quad (D.29)$$

onde:

$$ALFA = (R_{QUAD}/R_{HOC})^{1/2}$$

A correção para a concentração lateral de corrente devida a uma largura do contato menor que a largura da difusão é expressa por [9]:

$$R_e = \frac{R_{QUAD}}{\pi} \cdot \left[\frac{1}{k} \cdot \ln(k+1/k-1) + \ln(k^2-1/k^2) \right] \quad (D.30)$$

onde:

$$k = m/(m-d)$$

Partindo do circuito conectado em estrela das resistências R_A, R_B e R_C , passamos para um circuito equivalente em triângulo (que tem um menor número de nós) através da transformação estrela-triângulo.




Figura D.12 : Transformação estrela-triângulo empregada.

Obtemos assim os valores para as resistências R_{18}, R_{19} e R_{20} :

$$R18 = R_B + R_A + R_B \cdot R_A / R_C \quad (D.31)$$

$$R19 = R_A + R_C + R_A \cdot R_C / R_B \quad (D.32)$$

$$R20 = R_C + R_B + R_C \cdot R_B / R_A \quad (D.33)$$

A contribuição da difusão lateral efetiva DLEF para a largura efetiva da difusão deverá ser considerada quando do emprêgo das equações (D.26), (D.27) e (D.30) .

Na análise dos microblocos 10 e 11 (Capítulo IV, seção 4.5) empregamos um circuito equivalente para representar os elementos parasitários associados às barras de alimentação. Refira-se às Fig. 4.15 e 4.16 para uma melhor visualização .

Uma modelagem mais rigorosa destes microblocos implicaria no emprêgo de um circuito equivalente bem mais complexo, com um número excessivo de elementos elétricos e nós. Tomemos como exemplo o microbloco 10.

Dividindo a barra de alimentação em uma série de pequenos trechos, cada trecho tendo um circuito equivalente associado, poderemos modelar mais rigorosamente a barra de alimentação como sendo uma cascata destes circuitos equivalentes, como se mostra na Fig. D.13 .




Figura D.13 : Modelagem da barra de alimentação através da associação de circuitos equivalentes de elementos parasitários distribuídos.

Nos circuitos equivalentes de cada trecho de comprimento Δx , empregamos elementos parasitários distribuídos definidos como:

CM = Capacitância por unidade de comprimento da metalização sobre óxido espesso .

```

C-----
C
C      CALCULO DO DIODO D1
C-----
100  AC=(W(1)*N(2))/2.
      AL=PI*(W(1)+W(2))
      AR=AC+AL
      CJO=CJUN*AR
      IS=JS*AR
      RETURN

C-----
C
C      CALCULO DO DIODO D2
C-----
150  AC=(W(3)+W(2))/3.
      AL=PI*(2.*W(3)+2.*W(2))/3.
      AR=AC+AL

      CJO=CJUN*AR
      IS=JS*AR
      RETURN

C-----
C
C      CALCULO DO DIODO D3
C-----
200  AC=W(3)*W(2)/2.
      AL=PI*(W(3)+W(2))
      AR=AC+AL
      CJO=CJUN*AR
      IS=JS*AR
      RETURN

C-----
C
C      CALCULO DO DIODO D4
C-----
250  AC=W(4)*W(5)
      AL=PI*(W(4)+W(4)+W(5))
      AR=AC+AL
      CJO=CJUN*AR
      IS=JS*AR
      RETURN

C-----
C
C      CALCULO DO DIODO D5
C-----
300  AC=W(1)*W(7)
      AL=PI*(W(10)+W(11)+W(4))
      AR=AC+AL
      CJO=CJUN*AR
      IS=JS*AR

C-----
C
C      CALCULO DO DIODO D6
C-----
350  AC=W(1)*W(7)
      AL=PI*(2.*W(7)+W(1))
      AR=AC+AL
      CJO=CJUN*AR
      IS=JS*AR
      RETURN

C-----
C
C      OS PARAMETROS DOS DIODOS JA
C      FORAM CALCULADOS!
C-----
      END

```

Algoritmos

APENDICE E.Estrutura Padrão para as Subrotinas de Dimensionamento dos Circuitos Equivalentes dos Microblocos.

No Capítulo IV, seção 4.7, apresentamos a estrutura padrão das subrotinas de cálculo dos parâmetros dos circuitos elétricos equivalentes dos microblocos (Fig. 4.17) .

Aqui apresentamos como exemplo, a subrotina para o dimensionamento dos parâmetros dos diodos do caso de estudo apresentado, construída segundo o padrão estabelecido.

Identificador do tipo de diodo.

```

SUBROUTINE DIODO(CJO,IS,NO,XJ,CJHN,JS)
-----
C
C   SUBROTINA PARA CALCULO DOS PARAMETROS DOS DIODOS.
C
C   VERSAO PMC/01
C   ORIGINAL:  ARMANDO G. S. JUNIOR                      15/JUL/69
C
C-----
      DIMENSION W(11)
      REAL JS,IS
      DOUBLE PRECISION VAR,VX(11)
      DATA VX/'XA1', 'YL1', 'XA2', 'XL1', 'XI1', 'XJ2', 'YJ2', 'YJ1', 'YJ3', 'YJ4', 'YJ5', 'YJ6', 'YJ7', 'YJ8', 'YJ9', 'YJ10', 'YJ11', 'YJ12', 'YJ13', 'YJ14', 'YJ15', 'YJ16', 'YJ17', 'YJ18', 'YJ19', 'YJ20', 'YJ21', 'YJ22', 'YJ23', 'YJ24', 'YJ25', 'YJ26', 'YJ27', 'YJ28', 'YJ29', 'YJ30', 'YJ31', 'YJ32', 'YJ33', 'YJ34', 'YJ35', 'YJ36', 'YJ37', 'YJ38', 'YJ39', 'YJ40', 'YJ41', 'YJ42', 'YJ43', 'YJ44', 'YJ45', 'YJ46', 'YJ47', 'YJ48', 'YJ49', 'YJ50', 'YJ51', 'YJ52', 'YJ53', 'YJ54', 'YJ55', 'YJ56', 'YJ57', 'YJ58', 'YJ59', 'YJ60', 'YJ61', 'YJ62', 'YJ63', 'YJ64', 'YJ65', 'YJ66', 'YJ67', 'YJ68', 'YJ69', 'YJ70', 'YJ71', 'YJ72', 'YJ73', 'YJ74', 'YJ75', 'YJ76', 'YJ77', 'YJ78', 'YJ79', 'YJ80', 'YJ81', 'YJ82', 'YJ83', 'YJ84', 'YJ85', 'YJ86', 'YJ87', 'YJ88', 'YJ89', 'YJ90', 'YJ91', 'YJ92', 'YJ93', 'YJ94', 'YJ95', 'YJ96', 'YJ97', 'YJ98', 'YJ99', 'YJ100', 'YJ101', 'YJ102', 'YJ103', 'YJ104', 'YJ105', 'YJ106', 'YJ107', 'YJ108', 'YJ109', 'YJ110', 'YJ111', 'YJ112', 'YJ113', 'YJ114', 'YJ115', 'YJ116', 'YJ117', 'YJ118', 'YJ119', 'YJ120', 'YJ121', 'YJ122', 'YJ123', 'YJ124', 'YJ125', 'YJ126', 'YJ127', 'YJ128', 'YJ129', 'YJ130', 'YJ131', 'YJ132', 'YJ133', 'YJ134', 'YJ135', 'YJ136', 'YJ137', 'YJ138', 'YJ139', 'YJ140', 'YJ141', 'YJ142', 'YJ143', 'YJ144', 'YJ145', 'YJ146', 'YJ147', 'YJ148', 'YJ149', 'YJ150', 'YJ151', 'YJ152', 'YJ153', 'YJ154', 'YJ155', 'YJ156', 'YJ157', 'YJ158', 'YJ159', 'YJ160', 'YJ161', 'YJ162', 'YJ163', 'YJ164', 'YJ165', 'YJ166', 'YJ167', 'YJ168', 'YJ169', 'YJ170', 'YJ171', 'YJ172', 'YJ173', 'YJ174', 'YJ175', 'YJ176', 'YJ177', 'YJ178', 'YJ179', 'YJ180', 'YJ181', 'YJ182', 'YJ183', 'YJ184', 'YJ185', 'YJ186', 'YJ187', 'YJ188', 'YJ189', 'YJ190', 'YJ191', 'YJ192', 'YJ193', 'YJ194', 'YJ195', 'YJ196', 'YJ197', 'YJ198', 'YJ199', 'YJ200', 'YJ201', 'YJ202', 'YJ203', 'YJ204', 'YJ205', 'YJ206', 'YJ207', 'YJ208', 'YJ209', 'YJ210', 'YJ211', 'YJ212', 'YJ213', 'YJ214', 'YJ215', 'YJ216', 'YJ217', 'YJ218', 'YJ219', 'YJ220', 'YJ221', 'YJ222', 'YJ223', 'YJ224', 'YJ225', 'YJ226', 'YJ227', 'YJ228', 'YJ229', 'YJ230', 'YJ231', 'YJ232', 'YJ233', 'YJ234', 'YJ235', 'YJ236', 'YJ237', 'YJ238', 'YJ239', 'YJ240', 'YJ241', 'YJ242', 'YJ243', 'YJ244', 'YJ245', 'YJ246', 'YJ247', 'YJ248', 'YJ249', 'YJ250', 'YJ251', 'YJ252', 'YJ253', 'YJ254', 'YJ255', 'YJ256', 'YJ257', 'YJ258', 'YJ259', 'YJ260', 'YJ261', 'YJ262', 'YJ263', 'YJ264', 'YJ265', 'YJ266', 'YJ267', 'YJ268', 'YJ269', 'YJ270', 'YJ271', 'YJ272', 'YJ273', 'YJ274', 'YJ275', 'YJ276', 'YJ277', 'YJ278', 'YJ279', 'YJ280', 'YJ281', 'YJ282', 'YJ283', 'YJ284', 'YJ285', 'YJ286', 'YJ287', 'YJ288', 'YJ289', 'YJ290', 'YJ291', 'YJ292', 'YJ293', 'YJ294', 'YJ295', 'YJ296', 'YJ297', 'YJ298', 'YJ299', 'YJ300', 'YJ301', 'YJ302', 'YJ303', 'YJ304', 'YJ305', 'YJ306', 'YJ307', 'YJ308', 'YJ309', 'YJ310', 'YJ311', 'YJ312', 'YJ313', 'YJ314', 'YJ315', 'YJ316', 'YJ317', 'YJ318', 'YJ319', 'YJ320', 'YJ321', 'YJ322', 'YJ323', 'YJ324', 'YJ325', 'YJ326', 'YJ327', 'YJ328', 'YJ329', 'YJ330', 'YJ331', 'YJ332', 'YJ333', 'YJ334', 'YJ335', 'YJ336', 'YJ337', 'YJ338', 'YJ339', 'YJ340', 'YJ341', 'YJ342', 'YJ343', 'YJ344', 'YJ345', 'YJ346', 'YJ347', 'YJ348', 'YJ349', 'YJ350', 'YJ351', 'YJ352', 'YJ353', 'YJ354', 'YJ355', 'YJ356', 'YJ357', 'YJ358', 'YJ359', 'YJ360', 'YJ361', 'YJ362', 'YJ363', 'YJ364', 'YJ365', 'YJ366', 'YJ367', 'YJ368', 'YJ369', 'YJ370', 'YJ371', 'YJ372', 'YJ373', 'YJ374', 'YJ375', 'YJ376', 'YJ377', 'YJ378', 'YJ379', 'YJ380', 'YJ381', 'YJ382', 'YJ383', 'YJ384', 'YJ385', 'YJ386', 'YJ387', 'YJ388', 'YJ389', 'YJ390', 'YJ391', 'YJ392', 'YJ393', 'YJ394', 'YJ395', 'YJ396', 'YJ397', 'YJ398', 'YJ399', 'YJ400', 'YJ401', 'YJ402', 'YJ403', 'YJ404', 'YJ405', 'YJ406', 'YJ407', 'YJ408', 'YJ409', 'YJ410', 'YJ411', 'YJ412', 'YJ413', 'YJ414', 'YJ415', 'YJ416', 'YJ417', 'YJ418', 'YJ419', 'YJ420', 'YJ421', 'YJ422', 'YJ423', 'YJ424', 'YJ425', 'YJ426', 'YJ427', 'YJ428', 'YJ429', 'YJ430', 'YJ431', 'YJ432', 'YJ433', 'YJ434', 'YJ435', 'YJ436', 'YJ437', 'YJ438', 'YJ439', 'YJ440', 'YJ441', 'YJ442', 'YJ443', 'YJ444', 'YJ445', 'YJ446', 'YJ447', 'YJ448', 'YJ449', 'YJ450', 'YJ451', 'YJ452', 'YJ453', 'YJ454', 'YJ455', 'YJ456', 'YJ457', 'YJ458', 'YJ459', 'YJ460', 'YJ461', 'YJ462', 'YJ463', 'YJ464', 'YJ465', 'YJ466', 'YJ467', 'YJ468', 'YJ469', 'YJ470', 'YJ471', 'YJ472', 'YJ473', 'YJ474', 'YJ475', 'YJ476', 'YJ477', 'YJ478', 'YJ479', 'YJ480', 'YJ481', 'YJ482', 'YJ483', 'YJ484', 'YJ485', 'YJ486', 'YJ487', 'YJ488', 'YJ489', 'YJ490', 'YJ491', 'YJ492', 'YJ493', 'YJ494', 'YJ495', 'YJ496', 'YJ497', 'YJ498', 'YJ499', 'YJ500', 'YJ501', 'YJ502', 'YJ503', 'YJ504', 'YJ505', 'YJ506', 'YJ507', 'YJ508', 'YJ509', 'YJ510', 'YJ511', 'YJ512', 'YJ513', 'YJ514', 'YJ515', 'YJ516', 'YJ517', 'YJ518', 'YJ519', 'YJ520', 'YJ521', 'YJ522', 'YJ523', 'YJ524', 'YJ525', 'YJ526', 'YJ527', 'YJ528', 'YJ529', 'YJ530', 'YJ531', 'YJ532', 'YJ533', 'YJ534', 'YJ535', 'YJ536', 'YJ537', 'YJ538', 'YJ539', 'YJ540', 'YJ541', 'YJ542', 'YJ543', 'YJ544', 'YJ545', 'YJ546', 'YJ547', 'YJ548', 'YJ549', 'YJ550', 'YJ551', 'YJ552', 'YJ553', 'YJ554', 'YJ555', 'YJ556', 'YJ557', 'YJ558', 'YJ559', 'YJ560', 'YJ561', 'YJ562', 'YJ563', 'YJ564', 'YJ565', 'YJ566', 'YJ567', 'YJ568', 'YJ569', 'YJ570', 'YJ571', 'YJ572', 'YJ573', 'YJ574', 'YJ575', 'YJ576', 'YJ577', 'YJ578', 'YJ579', 'YJ580', 'YJ581', 'YJ582', 'YJ583', 'YJ584', 'YJ585', 'YJ586', 'YJ587', 'YJ588', 'YJ589', 'YJ590', 'YJ591', 'YJ592', 'YJ593', 'YJ594', 'YJ595', 'YJ596', 'YJ597', 'YJ598', 'YJ599', 'YJ600', 'YJ601', 'YJ602', 'YJ603', 'YJ604', 'YJ605', 'YJ606', 'YJ607', 'YJ608', 'YJ609', 'YJ610', 'YJ611', 'YJ612', 'YJ613', 'YJ614', 'YJ615', 'YJ616', 'YJ617', 'YJ618', 'YJ619', 'YJ620', 'YJ621', 'YJ622', 'YJ623', 'YJ624', 'YJ625', 'YJ626', 'YJ627', 'YJ628', 'YJ629', 'YJ630', 'YJ631', 'YJ632', 'YJ633', 'YJ634', 'YJ635', 'YJ636', 'YJ637', 'YJ638', 'YJ639', 'YJ640', 'YJ641', 'YJ642', 'YJ643', 'YJ644', 'YJ645', 'YJ646', 'YJ647', 'YJ648', 'YJ649', 'YJ650', 'YJ651', 'YJ652', 'YJ653', 'YJ654', 'YJ655', 'YJ656', 'YJ657', 'YJ658', 'YJ659', 'YJ660', 'YJ661', 'YJ662', 'YJ663', 'YJ664', 'YJ665', 'YJ666', 'YJ667', 'YJ668', 'YJ669', 'YJ670', 'YJ671', 'YJ672', 'YJ673', 'YJ674', 'YJ675', 'YJ676', 'YJ677', 'YJ678', 'YJ679', 'YJ680', 'YJ681', 'YJ682', 'YJ683', 'YJ684', 'YJ685', 'YJ686', 'YJ687', 'YJ688', 'YJ689', 'YJ690', 'YJ691', 'YJ692', 'YJ693', 'YJ694', 'YJ695', 'YJ696', 'YJ697', 'YJ698', 'YJ699', 'YJ700', 'YJ701', 'YJ702', 'YJ703', 'YJ704', 'YJ705', 'YJ706', 'YJ707', 'YJ708', 'YJ709', 'YJ710', 'YJ711', 'YJ712', 'YJ713', 'YJ714', 'YJ715', 'YJ716', 'YJ717', 'YJ718', 'YJ719', 'YJ720', 'YJ721', 'YJ722', 'YJ723', 'YJ724', 'YJ725', 'YJ726', 'YJ727', 'YJ728', 'YJ729', 'YJ730', 'YJ731', 'YJ732', 'YJ733', 'YJ734', 'YJ735', 'YJ736', 'YJ737', 'YJ738', 'YJ739', 'YJ740', 'YJ741', 'YJ742', 'YJ743', 'YJ744', 'YJ745', 'YJ746', 'YJ747', 'YJ748', 'YJ749', 'YJ750', 'YJ751', 'YJ752', 'YJ753', 'YJ754', 'YJ755', 'YJ756', 'YJ757', 'YJ758', 'YJ759', 'YJ760', 'YJ761', 'YJ762', 'YJ763', 'YJ764', 'YJ765', 'YJ766', 'YJ767', 'YJ768', 'YJ769', 'YJ770', 'YJ771', 'YJ772', 'YJ773', 'YJ774', 'YJ775', 'YJ776', 'YJ777', 'YJ778', 'YJ779', 'YJ780', 'YJ781', 'YJ782', 'YJ783', 'YJ784', 'YJ785', 'YJ786', 'YJ787', 'YJ788', 'YJ789', 'YJ790', 'YJ791', 'YJ792', 'YJ793', 'YJ794', 'YJ795', 'YJ796', 'YJ797', 'YJ798', 'YJ799', 'YJ800', 'YJ801', 'YJ802', 'YJ803', 'YJ804', 'YJ805', 'YJ806', 'YJ807', 'YJ808', 'YJ809', 'YJ810', 'YJ811', 'YJ812', 'YJ813', 'YJ814', 'YJ815', 'YJ816', 'YJ817', 'YJ818', 'YJ819', 'YJ820', 'YJ821', 'YJ822', 'YJ823', 'YJ824', 'YJ825', 'YJ826', 'YJ827', 'YJ828', 'YJ829', 'YJ830', 'YJ831', 'YJ832', 'YJ833', 'YJ834', 'YJ835', 'YJ836', 'YJ837', 'YJ838', 'YJ839', 'YJ840', 'YJ841', 'YJ842', 'YJ843', 'YJ844', 'YJ845', 'YJ846', 'YJ847', 'YJ848', 'YJ849', 'YJ850', 'YJ851', 'YJ852', 'YJ853', 'YJ854', 'YJ855', 'YJ856', 'YJ857', 'YJ858', 'YJ859', 'YJ860', 'YJ861', 'YJ862', 'YJ863', 'YJ864', 'YJ865', 'YJ866', 'YJ867', 'YJ868', 'YJ869', 'YJ870', 'YJ871', 'YJ872', 'YJ873', 'YJ874', 'YJ875', 'YJ876', 'YJ877', 'YJ878', 'YJ879', 'YJ880', 'YJ881', 'YJ882', 'YJ883', 'YJ884', 'YJ885', 'YJ886', 'YJ887', 'YJ888', 'YJ889', 'YJ890', 'YJ891', 'YJ892', 'YJ893', 'YJ894', 'YJ895', 'YJ896', 'YJ897', 'YJ898', 'YJ899', 'YJ900', 'YJ901', 'YJ902', 'YJ903', 'YJ904', 'YJ905', 'YJ906', 'YJ907', 'YJ908', 'YJ909', 'YJ910', 'YJ911', 'YJ912', 'YJ913', 'YJ914', 'YJ915', 'YJ916', 'YJ917', 'YJ918', 'YJ919', 'YJ920', 'YJ921', 'YJ922', 'YJ923', 'YJ924', 'YJ925', 'YJ926', 'YJ927', 'YJ928', 'YJ929', 'YJ930', 'YJ931', 'YJ932', 'YJ933', 'YJ934', 'YJ935', 'YJ936', 'YJ937', 'YJ938', 'YJ939', 'YJ940', 'YJ941', 'YJ942', 'YJ943', 'YJ944', 'YJ945', 'YJ946', 'YJ947', 'YJ948', 'YJ949', 'YJ950', 'YJ951', 'YJ952', 'YJ953', 'YJ954', 'YJ955', 'YJ956', 'YJ957', 'YJ958', 'YJ959', 'YJ960', 'YJ961', 'YJ962', 'YJ963', 'YJ964', 'YJ965', 'YJ966', 'YJ967', 'YJ968', 'YJ969', 'YJ970', 'YJ971', 'YJ972', 'YJ973', 'YJ974', 'YJ975', 'YJ976', 'YJ977', 'YJ978', 'YJ979', 'YJ980', 'YJ981', 'YJ982', 'YJ983', 'YJ984', 'YJ985', 'YJ986', 'YJ987', 'YJ988', 'YJ989', 'YJ990', 'YJ991', 'YJ992', 'YJ993', 'YJ994', 'YJ995', 'YJ996', 'YJ997', 'YJ998', 'YJ999', 'YJ1000', 'YJ1001', 'YJ1002', 'YJ1003', 'YJ1004', 'YJ1005', 'YJ1006', 'YJ1007', 'YJ1008', 'YJ1009', 'YJ1010', 'YJ1011', 'YJ1012', 'YJ1013', 'YJ1014', 'YJ1015', 'YJ1016', 'YJ1017', 'YJ1018', 'YJ1019', 'YJ1020', 'YJ1021', 'YJ1022', 'YJ1023', 'YJ1024', 'YJ1025', 'YJ1026', 'YJ1027', 'YJ1028', 'YJ1029', 'YJ1030', 'YJ1031', 'YJ1032', 'YJ1033', 'YJ1034', 'YJ1035', 'YJ1036', 'YJ1037', 'YJ1038', 'YJ1039', 'YJ1040', 'YJ1041', 'YJ1042', 'YJ1043', 'YJ1044', 'YJ1045', 'YJ1046', 'YJ1047', 'YJ1048', 'YJ1049', 'YJ1050', 'YJ1051', 'YJ1052', 'YJ1053', 'YJ1054', 'YJ1055', 'YJ1056', 'YJ1057', 'YJ1058', 'YJ1059', 'YJ1060', 'YJ1061', 'YJ1062', 'YJ1063', 'YJ1064', 'YJ1065', 'YJ1066', 'YJ1067', 'YJ1068', 'YJ1069', 'YJ1070', 'YJ1071', 'YJ1072', 'YJ1073', 'YJ1074', 'YJ1075', 'YJ1076', 'YJ1077', 'YJ1078', 'YJ1079', 'YJ1080', 'YJ1081', 'YJ1082', 'YJ1083', 'YJ1084', 'YJ1085', 'YJ1086', 'YJ1087', 'YJ1088', 'YJ1089', 'YJ1090', 'YJ1091', 'YJ1092', 'YJ1093', 'YJ1094', 'YJ1095', 'YJ1096', 'YJ1097', 'YJ1098', 'YJ1099', 'YJ1100', 'YJ1101', 'YJ1102', 'YJ1103', 'YJ1104', 'YJ1105', 'YJ1106', 'YJ1107', 'YJ1108', 'YJ1109', 'YJ1110', 'YJ1111', 'YJ1112', 'YJ1113', 'YJ1114', 'YJ1115', 'YJ1116', 'YJ1117', 'YJ1118', 'YJ1119', 'YJ1120', 'YJ1121', 'YJ1122', 'YJ1123', 'YJ1124', 'YJ1125', 'YJ1126', 'YJ1127', 'YJ1128', 'YJ1129', 'YJ1130', 'YJ1131', 'YJ1132', 'YJ1133', 'YJ1134', 'YJ1135', 'YJ1136', 'YJ1137', 'YJ1138', 'YJ1139', 'YJ1140', 'YJ1141', 'YJ1142', 'YJ1143', 'YJ1144', 'YJ1145', 'YJ1146', 'YJ1147', 'YJ1148', 'YJ1149', 'YJ1150', 'YJ1151', 'YJ1152', 'YJ1153', 'YJ1154', 'YJ1155', 'YJ1156', 'YJ1157', 'YJ1158', 'YJ1159', 'YJ1160', 'YJ1161', 'YJ1162', 'YJ1163', 'YJ1164', 'YJ1165', 'YJ1166', 'YJ1167', 'YJ1168', 'YJ1169', 'YJ1170', 'YJ1171', 'YJ1172', 'YJ1173', 'YJ1174', 'YJ1175', 'YJ1176', 'YJ1177', 'YJ1178', 'YJ1179', 'YJ1180', 'YJ1181', 'YJ1182', 'YJ1183', 'YJ1184', 'YJ1185', 'YJ1186', 'YJ1187', 'YJ1188', 'YJ1189', 'YJ1190', 'YJ1191', 'YJ1192', 'YJ1193', 'YJ1194', 'YJ1195', 'YJ1196', 'YJ1197', 'YJ1198', 'YJ1199', 'YJ1200', 'YJ1201', 'YJ1202', 'YJ1203', 'YJ1204', 'YJ1205', 'YJ1206', 'YJ1207', 'YJ1208', 'YJ1209', 'YJ1210', 'YJ1211', 'YJ1212', 'YJ1213', 'YJ1214', 'YJ1215', 'YJ1216', 'YJ1217', 'YJ1218', 'YJ1219', 'YJ1220', 'YJ1221', 'YJ1222', 'YJ1223', 'YJ1224', 'YJ1225', 'YJ1226', 'YJ1227', 'YJ1228', 'YJ1229', 'YJ1230', 'YJ1231', 'YJ1232', 'YJ1233', 'YJ1234', 'YJ1235', 'YJ1236', 'YJ1237', 'YJ1238', 'YJ1239', 'YJ1240', 'YJ1241', 'YJ1242', 'YJ1243', 'YJ1244', 'YJ1245', 'YJ1246', 'YJ1247', 'YJ1248', 'YJ1249', 'YJ1250', 'YJ1251', 'YJ1252', 'YJ1253', 'YJ1254', 'YJ1255', 'YJ1256', 'YJ1257', 'YJ1258', 'YJ1259', 'YJ1260', 'YJ1261', 'YJ1262', 'YJ1263', 'YJ1264', 'YJ1265', 'YJ1266', 'YJ1267', 'YJ1268', 'YJ1269', 'YJ1270', 'YJ1271', 'YJ1272', 'YJ1273', 'YJ1274', 'YJ1275', 'YJ1276', 'YJ1277', 'YJ1278', 'YJ1279', 'YJ1280', 'YJ1281', 'YJ1282', 'YJ1283', 'YJ1284', 'YJ1285', 'YJ1286', 'YJ1287', 'YJ1288', 'YJ1289', 'YJ1290', 'YJ1291', 'YJ1292', 'YJ1293', 'YJ1294', 'YJ1295', 'YJ1296', 'YJ1297', 'YJ1298', 'YJ1299', 'YJ1300', 'YJ1301', 'YJ1302', 'YJ1303', 'YJ1304', 'YJ1305', 'YJ1306', 'YJ1307', 'YJ1308', 'YJ1309', 'YJ1310', 'YJ1311', 'YJ1312', 'YJ1313', 'YJ1314', 'YJ1315', 'YJ1316', 'YJ1317', 'YJ1318', 'YJ1319', 'YJ1320', 'YJ1321', 'YJ1322', 'YJ1323', 'YJ1324', 'YJ1325', 'YJ1326', 'YJ1327', 'YJ1328', 'YJ1329', 'YJ1330', 'YJ1331', 'YJ1332', 'YJ1333', 'YJ1334', 'YJ1335', 'YJ1336', 'YJ1337', 'YJ1338', 'YJ1339', 'YJ1340', 'YJ1341', 'YJ1342', 'YJ1343', 'YJ1344', 'YJ1345', 'YJ1346', 'YJ1347', 'YJ1348', 'YJ1349', 'YJ1350', 'YJ1351', 'YJ1352', 'YJ1353', 'YJ1354', 'YJ1355', 'YJ1356', 'YJ1357', 'YJ1358', 'YJ1359', 'YJ1360', 'YJ1361', 'YJ1362', 'YJ1363', 'YJ1364', 'YJ1365', 'YJ1366', 'YJ1367', 'YJ1368', 'YJ1369', 'YJ1370', 'YJ1371', 'YJ1372', 'YJ1373', 'YJ1374', 'YJ1375', 'YJ1376', 'YJ1377', 'YJ1378', 'YJ1379', 'YJ1380', 'YJ1381', 'YJ1382', 'YJ1383', 'YJ1384', 'YJ1385', 'YJ1386', 'YJ1387', 'YJ1388', 'YJ1389', 'YJ1390', 'YJ1391', 'YJ1392', 'YJ1393', 'YJ1394', 'YJ1395', 'YJ1396', 'YJ1397', 'YJ1398', 'YJ1399', 'YJ1400', 'YJ1401', 'YJ1402', 'YJ1403', 'YJ1404', 'YJ1405', 'YJ1406', 'YJ1407', 'YJ1408', 'YJ1409', 'YJ1410', 'YJ1411', 'YJ1412', 'YJ1413', 'YJ1414', 'YJ1415', 'YJ1416', 'YJ1417', 'YJ1418', 'YJ1419', 'YJ1420', 'YJ1421', 'YJ1422', 'YJ1423', 'YJ1424', 'YJ1425', 'YJ1426', 'YJ1427', 'YJ1428', 'YJ1429', 'YJ1430', 'YJ1431', 'YJ1432', 'YJ1433', 'YJ1434', 'YJ1435', 'YJ1436', 'YJ1437', 'YJ1438', 'YJ1439', 'YJ1440', 'YJ1441', 'YJ1442', 'YJ1443', 'YJ1444', 'YJ1445', 'YJ1446', 'YJ1447', 'YJ1448', 'YJ1449', 'YJ1450', 'YJ1451', 'YJ1452', 'YJ1453', 'YJ1454', 'YJ1455', 'YJ1456', 'YJ1457', 'YJ1458', 'YJ1459', 'YJ1460', 'YJ1461', 'YJ1462', 'YJ1463', 'YJ1464', 'YJ1465', 'YJ1466', 'YJ1467', 'YJ1468', 'YJ1469', 'YJ1470', 'YJ1471', 'YJ1472', 'YJ1473', 'YJ1474', 'YJ1475', 'YJ1476', 'YJ1477', 'YJ1478', 'YJ1479', 'YJ1480', 'YJ1481', 'YJ1482', 'YJ1483', 'YJ1484', 'YJ1485', 'YJ1486', 'YJ1487', 'YJ1488', 'YJ1489', 'YJ1490', 'YJ1491', 'YJ1492', 'YJ1493', 'YJ1494', 'YJ1495', 'YJ1496', 'YJ1497', 'YJ1498', 'YJ1499', 'YJ1500', 'YJ1501', 'YJ1502', 'YJ1503', 'YJ1504', 'YJ1505', 'YJ1506', 'YJ1507', 'YJ1508', 'YJ1509', 'YJ1510', 'YJ1511', 'YJ1512', 'YJ1513', 'YJ1514', 'YJ1515', 'YJ1516', 'YJ1517', 'YJ1518', 'YJ1519', 'YJ1520', 'YJ1521', 'YJ1522', 'YJ1523', 'YJ1524', 'YJ1525', 'YJ1526', 'YJ1527', 'YJ1528', 'YJ1529', 'YJ1530', 'YJ1531', 'YJ1532', 'YJ1533', 'YJ1534', 'YJ1535', 'YJ1536', 'YJ1537', 'YJ1538', 'YJ1539', 'YJ1540', 'YJ1541', 'YJ1542', 'YJ1543', 'YJ1544', 'YJ1545', 'YJ1546', 'YJ1547', 'YJ1548', 'YJ1549', 'YJ1550', 'YJ1551', 'YJ1552', 'YJ1553', 'YJ1554', 'YJ1555', 'YJ1556', 'YJ1557', 'YJ1558', 'YJ1559', 'YJ1560', 'YJ1561', 'YJ1562', 'YJ1563', 'YJ1564', 'YJ1565', 'YJ1566', 'YJ1567', 'YJ1568', 'YJ1569', 'YJ1570', 'YJ1571', 'YJ1572', 'YJ1573', 'YJ1574', 'YJ1575', 'YJ1576', 'YJ1577', 'YJ1578', 'YJ1579', 'YJ1580', 'YJ1581', 'YJ1582', 'YJ1583', 'YJ1584', 'YJ1585', 'YJ1586', 'YJ1587', 'YJ1588', 'YJ1589', 'YJ1590', 'YJ1591', 'YJ1592', 'YJ1593', 'YJ1594', 'YJ1595', 'YJ1596', 'YJ1597', 'YJ1598', 'YJ1599', 'YJ1600', 'YJ1601', 'YJ1602', 'YJ1603', 'YJ1604', 'YJ1605', 'YJ1606', 'YJ1607', 'YJ1608', 'YJ1609', 'YJ1610', 'YJ1611', 'YJ1612', 'YJ1613', 'YJ1614', 'YJ1615', 'YJ1616', 'YJ1617', 'YJ1618', 'YJ1619', 'YJ1620', 'YJ1621', 'YJ1622', 'YJ1623', 'YJ1624', 'YJ1625', 'YJ1626', 'YJ1627', 'Y
```

REFERÊNCIAS.

- [1] - J. M. David, M. G. Buehler - "A Numerical Analysis of Various Cross Sheet Resistor Test Structures", Solid-State Electronics, vol. 20, p.539-543, 1977.
- [2] - J. H. Jeans - "The Mathematical Theory of Electricity and Magnetism", Cambridge University Press, 1970.
- [3] - P. Morse - "Methods of Theoretical Physics", McGraw-Hill, 1953.
- [4] - H. C. Lin - "Integrated Electronics", Holden Day, 1967.
- [5] - F. B. Hagedorn, P. M. Hall - "Right-Angle Bends in Thin Strips Conductors" Journal of Applied Physics, vol. 34, p.128-133, janeiro 1963.
- [6] - P. M. Hall - "Resistance Calculations for Thin Film Patterns", Thin Solid Films, nº 1, p.277-295, 1967.
- [7] - H. H. Berger - "Models for Contacts to Planar Devices", Solid-State Electronics, vol.15, p.145-158, 1972.
- [8] - H. H. Berger - "Contact Resistance and Contact Resistivity", Journal of the Electrochemical Society, vol. 119, nº 4, p.507-514, abril 1972.
- [9] - C. Ting, C. Y. Chen - "A Study of the Contacts of a Diffused Resistor", Solid-State Electronics, vol. 14, p.433-438, 1971.
- [10] - S. Ramo, J. R. Whinnery, T. van Duzer - "Field and Waves in Communications Electronics", John Wiley, 1965.

CO = Capacitância por unidade de comprimento da metalização sobre a fita de difusão.

GC = Condutância de contato por unidade de comprimento.

RM = Resistência da metalização por unidade de comprimento.

RD = Resistência da camada difundida por unidade de comprimento.

D' = Diodo associado ao comprimento da difusão de cada trecho.

Pode-se facilmente perceber que o emprêgo deste circuito equivalente é injustificável, devido à sua grande complexidade.

Assumimos, então, uma solução de compromisso, que nos permitirá simplificar o circuito equivalente e aproximar o comportamento elétrico dos elementos parasitários pelo menos numa primeira ordem de grandeza.

Primeiramente, desprezamos a resistência da camada difundida, visto que esta é superior à resistência da camada de metalização por várias ordens de grandeza.

A capacitância de depleção e a corrente de fuga da camada difundida (junção com o substrato) são representadas através de um elemento concentrado, o diodo D4. Chegamos, então, ao circuito equivalente da Fig. 4.15, que guarda ainda uma boa correspondência entre os efeitos físicos e o modelo elétrico.

Finalmente, falaremos sobre os capacitores formados pelas fitas de metalização sobre o óxido.

Na modelagem dos microblocos, desprezamos os efeitos das bordas das fitas de metal sobre o valor das capacitâncias.

Caso se deseje incluir o efeito de borda no cálculo dos capacitores, pode-se utilizar a correção proposta por Morse [3].

Este autor derivou uma expressão para este capacitor de placas paralelas, de comprimento W, largura L e espessura a, através da transformação de Schwartz-Christoffel. A expressão é a seguinte:

$$C = k_{ox} \cdot \epsilon_0 \cdot \frac{L \cdot W}{a} \cdot \left[1 + \left(\frac{a}{\pi L} \right) \ln \left(\frac{\pi \cdot \epsilon \cdot L}{a} \right) \right] , \ln(e) = 1 \quad (D.34)$$