



Universidade Estadual de Campinas
Faculdade de Engenharia Elétrica e Computação
DSIF – Departamento de Semicondutores,
Instrumentos e Fotônica

Projeto e Caracterização de um Filtro G_m -C Sub-Hertz
Integrado de Ultra-Baixo Consumo

Autor: Wallace Alane Pimenta

Orientador: Prof. Dr. Jacobus Willibrordus Swart

Co-Orientador: Prof. Dr. Jader Alves de Lima Filho

Trabalho apresentado à Faculdade de Engenharia Elétrica e Computação da UNICAMP como parte dos requisitos exigidos para obtenção do título de Mestre em Engenharia Elétrica.

Área de concentração: Eletrônica, Microeletrônica e Optoeletrônica

Comissão Examinadora

Prof. Dr. Jacobus Willibrordus Swart

Prof. Dr. Sandro Augusto Pavlik Haddad

Prof. Dr. José Alexandre Diniz

Campinas, 27/05/2011

FICHA CATALOGRÁFICA ELABORADA PELA
BIBLIOTECA DA ÁREA DE ENGENHARIA E ARQUITETURA - BAE - UNICAMP

P649p Pimenta, Wallace Alane
Projeto e caracterização de um filtro gm-C sub-hertz
integrado de ultra-baixo consumo / Wallace Alane
Pimenta. --Campinas, SP: [s.n.], 2011.

Orientadores: Jacobus Willibrordus Swart, Jader
Alves de Lima Filho.

Dissertação de Mestrado - Universidade Estadual de
Campinas, Faculdade de Engenharia Elétrica e de
Computação.

1. Microeletrônica. 2. Circuitos Integrados. I. Swart,
Jacobus Willibrordus. II. Lima Filho, Jader Alves de.
III. Universidade Estadual de Campinas. Faculdade de
Engenharia Elétrica e de Computação. IV. Título.

Título em Inglês: Design and characterization of an integrated sub-hertzian gm-C
filter with ultra-low consumption

Palavras-chave em Inglês: Microelectronics, Integrated Circuits

Área de concentração: Eletrônica, Microeletrônica e Optoeletrônica

Titulação: Mestre em Engenharia Elétrica

Banca examinadora: Sandro Augusto Pavlik Haddad, José Alexandre Diniz

Data da defesa: 27/05/2011

Programa de Pós Graduação: Engenharia Elétrica

COMISSÃO JULGADORA - TESE DE MESTRADO

Candidato: Wallace Alane Pimenta

Data da Defesa: 27 de maio de 2011

Título da Tese: "Projeto e Caracterização de um Filtro Gm-C Sub-Hertz Integrado de Ultra-Baixo Consumo"

Prof. Dr. Jacobus Willibrordus Swart (Presidente):



Prof. Dr. Sandro Augusto Pavlik Haddad:



Prof. Dr. José Alexandre Diniz:



Agradecimentos

Agradeço, primeiramente, à minha Família, que me apoiou e incentivou incondicionalmente durante todo o período de elaboração desta pesquisa.

Meu obrigado ao Prof. Dr. Jacobus Willibrordus Swart e ao Prof. Dr. Jader Alves de Lima Filho pela orientação e apoio dados durante a elaboração deste trabalho.

Agradecimentos também ao Prof. Dr. Márcio Cherem Schneider e ao colega MSc. Edgar Maurício Camacho, da Universidade Federal de Santa Catarina (UFSC), pelo auxílio no desenvolvimento da fonte *low-power* e nas simulações usando SMASH.

Ainda à equipe de Divisão e Concepção de Sistemas de Hardware – DCSH e a DAPE – CTI Renato Archer pelo auxílio com softwares para produção do *layout* e equipamentos para as medidas experimentais do projeto, respectivamente. À Fundação de Amparo à Pesquisa do Estado de São Paulo – FAPESP pelo financiamento da fabricação do protótipo, viabilizado através do Programa Multi-Usuário - PMU.

E, finalmente, quero agradecer em especial a ajuda na revisão da minha dissertação por minha namorada Maira Migliari Branco e meu amigos Fábio Hideki Okuyama e Henrique Goes. Ainda a todas as pessoas que, direta ou indiretamente, me auxiliaram durante a pesquisa e elaboração deste trabalho, caso seus nomes não foram aqui mencionados.

*Este trabalho é dedicado à memória de minha mãe,
Maria Aparecida Alane Pimenta,
por toda sua dedicação e apoio.*

Resumo

Este trabalho envolve o estudo de uma nova arquitetura para filtros integrados com frequência de corte em sub-hertz, orientado para aplicações na área biomédica, possuindo requisitos como baixo consumo e baixa tensão de operação. Devido a sua aplicação também em sistemas implantáveis, o circuito deve operar com tensão de alimentação variando de 0,9V até 1,6V. Para as aplicações envolvendo circuitos implantáveis, as variações de temperatura não são críticas, embora o circuito tenha sido projetado para uma variação de 0°C até 100°C. Este estudo engloba análise, projeto, simulação, fabricação e caracterização experimental do filtro, sendo também testado com um modelo de sinal de eletrocardiograma (ECG).

O filtro proposto é do tipo g_m -C e se utiliza do controle da impedância vista pela fonte de um transistor NMOS para o ajuste da frequência de corte. Comparativamente a outras topologias, possui vantagens como o simples controle da frequência de corte, além da facilidade de imposição de uma tensão de modo-comum. Em termos de desvantagens, uma das principais está no fato de haver distorções significativas para sinais de alta amplitude (tipicamente acima de algumas dezenas de mili-volts). Na maioria das aplicações biomédicas, ou mesmo, por exemplo, sinais de origem sísmica, onde ambos possuem componentes de frequência bem baixas, as amplitudes são de baixa magnitude. O principal parâmetro testado no circuito foi a frequência de corte e seu ajuste com a corrente de polarização. Ainda, de forma a testar a capacidade do circuito de processar um sinal sem distorção, impondo um modo comum ao mesmo, foi utilizado o padrão adotado pela norma europeia CENELEC (*European Committee for Electrotechnical Standardization*) para o sinal de ECG.

No desenvolvimento foram utilizadas técnicas de projeto para circuitos de baixa potência, assim como utilização do modelo compacto ACM (*Advanced Compact Model*) para dimensionamento e cálculos manuais, obtendo-se expressões simples para a frequência de corte. Fatores importantes para este tipo de projeto como correntes de fuga e nível de inversão do canal foram considerados, assim como as influências das capacitâncias parasitas. As correntes de fuga possuem um modelamento muitas vezes questionável e impreciso. Deste modo, de forma a obter uma idéia clara das fugas envolvidas, duzentos transistores NMOS unitários (0,8 μ m/10 μ m) foram colocados em paralelo para medir a fuga nas junções em função da temperatura e tensão reversa

de polarização. Os dados obtidos de dez amostras de um mesmo lote mostraram um comportamento dentro do esperado. A média medida das correntes de fuga de um transistor unitário para as temperaturas de 27°C e 85°C foram respectivamente 46fA e 3,4pA.

Dois filtros foram projetados para obter uma maior flexibilidade nos testes. Ambos os filtros se utilizam de uma fonte de corrente proporcional à temperatura (PTAT) única de valor típico medido igual a 5,65nA como polarização. Cada filtro se utiliza de um OP-AMP para impor o modo-comum e um divisor de corrente de Bult, obtendo-se uma corrente da ordem de pA para polarizar o filtro propriamente dito. O primeiro filtro usa a própria corrente de PTAT para polarização do nó de entrada que define a frequência de corte. Com isto, é possível uma compensação de primeira ordem para sua variação com temperatura. O segundo filtro possui uma entrada de corrente independente, de forma que a mesma pode ser alterada externamente, possibilitando verificar a variação da frequência de corte em função da polarização. A verificação funcional dos sub-circuitos que constituem o filtro, assim como todo o sistema, foi realizada utilizando-se simuladores SMASH/PSPICE/Cadence com modelos Bsim3v3, considerando-se a variação dos parâmetros de processo e intervalo de temperatura de 0°C à 100°C.

O *layout* do circuito foi realizado através do programa *Cadence*, e possui uma área efetiva de 0,263mm² para os dois filtros. A fabricação foi feita na *foundry* da AMS, usando-se tecnologia CMOS 0,35µm. A caracterização experimental envolveu análise da frequência de corte, fugas em junções, resposta a um sinal de ECG, consumo e, comportamento com relação à tensão de alimentação. Resultados experimentais para a frequência de corte do primeiro filtro, em dez amostras, resultaram em uma média de 2,38Hz e desvio padrão de 0,32Hz. A corrente de referência PTAT apresentou uma média de 6,90nA e um desvio padrão de 1,04nA. O comportamento PTAT da mesma pôde ser observado experimentalmente (de forma indireta) na faixa de 27°C à 85°C. A frequência de corte em função da corrente de polarização foi analisada usando-se o segundo filtro, que confirmou a dependência linear por quase uma década de variação da corrente de entrada. Também, as respostas aos padrões de sinal de ECG de baixa e alta amplitude foram analisadas com sucesso no primeiro filtro.

O trabalho teve seus objetivos alcançados, realizando etapas de especificação, projeto, *layout* e caracterização. Os resultados experimentais obtidos estão dentro do esperado, validando a arquitetura proposta de um filtro passa-altas, totalmente integrado, com frequência de corte em sub-hertz.

Abstract

This work aims the study of a new topology for integrated filters with cut-off frequencies around sub-hertz, oriented to biomedical applications, having requisites as low consumption and low voltage operation. Due to its application also in implantable systems, the circuit must operate with supply voltage varying from 0.9V to 1.6V. For applications involving implantable circuits, temperature variations are not critical, although this circuit was designed for an operation from 0°C to 100°C. This study conducts analyses, design, simulation, fabrication and experimental characterization of the filter, being tested with an electrocardiogram signal (ECG).

The proposed filter is a g_m -C type and uses the control of the impedance seen from the source of a NMOS transistor to adjust the cut-off frequency. Comparatively to other topologies, it has advantages as simple cut-off frequency control and its easiness to impose a common-mode voltage. As drawbacks, one of the most significant is in the fact of having significant distortions with high amplitude signals (typically above some tens of milli-volts). In most biomedical applications, or even signals with a seismic origin, for example, where both have very low frequency components, their amplitudes are low in magnitude. The main tested parameter in the circuit was the cut-off frequency and its adjustment with the biasing current. Besides, as a test for the circuit capability of processing a signal without distortion, while imposing it a common-mode, it was used a standard from an European norm called CENELEC (*European Committee for Electrotechnical Standardization*) for the ECG signal.

In the development were used design techniques for low power circuits, as well as the use of the compact model ACM (*Advanced Compact Model*) for dimensioning and hand calculations, getting simple expression for the cut-off frequency. Important factors for this kind of project as leakage current and channel inversion level were considered, also the influence of stray capacitances. The leakage current has a doubtful and imprecise modeling. Herewith, as a way to get a better idea of leakage values involved, two hundred unity NMOS transistors (0,8 μ m/10 μ m) were placed in parallel in order to measure the junction leakages as a function of temperature and reverse voltage biasing. The obtained data for ten samples of a single batch showed a behavior as expected. The mean value for the leakage currents of a unity transistor for temperatures between 27°C and 85°C were repectively, 46fA and 3.4pA.

Two filters were designed to obtain a larger flexibility during the tests. Both filters use a unique PTAT current source with measured typical value equal to 5,65nA as biasing. Each filter uses an OP-AMP to impose a common-mode voltage and a Bult current divider, getting a current with a magnitude of pA to bias the filter itself. The first filter uses the proportional to temperature (PTAT) current directly from source to bias the input branch that defines the cut-off frequency. The second filter has an independent input, so that it can be changed externally, allowing to verify the cut-off frequency as a function of biasing current. The functional verification of the sub-circuits that build-up the filter, as the whole system, was performed using simulators SMASH/PSPICE/Cadence with Bsim3v3 models, considering the process parameters variations and temperature interval from 0°C to 100°C.

The circuit layout was developed through Cadence program, and has an effective area of 0,263mm² for both filters. The fabrication was done on AMS foundry, using the CMOS 0.35μm technology. The experimental characterization considered cut-off frequency analysis, junction leakages, response to an ECG signal, consumption and, behavior with respect to supply voltage. Experimental results for cut-off frequency of the first filter, on ten samples, resulted in a mean value of 2.38Hz with a standard deviation of 0.32Hz. The PTAT current presented a mean value of 6.90nA with 1.04nA of standard deviation. The PTAT behavior of this current could be experimentally observed on range of 27°C to 85°C. The cut-off frequency as a function of biasing current was analyzed using the second filter, which confirmed the linear dependency for almost a decade of input current variation. Also, the responses to ECG standard signals of low and high amplitudes were analyzed successfully on the first filter.

This work has achieved its purpose, making specifications stages, design, layout and characterization. The experimental results obtained are within expected, validating the proposed architecture of a high-pass filter, fully integrated, with cut-off frequency in sub-hertz.

Sumário

Lista de Figuras	xii
Lista de Tabelas	xiv
Lista de Abreviações	xv
Lista de Símbolos	xvi
Trabalhos Publicados pelo Autor	xvii
Capítulo 1	1
Introdução.....	1
1.1 Motivação.....	2
1.2 Objetivos	2
1.3 Organização Estrutural	3
Capítulo 2	4
Topologias Atuais e Comparações.....	4
2.1 Exemplos de Fitros com Alta Constante de Tempo	5
2.2 Filtro Passa-Altas de 1ª Ordem	7
2.3 Comparativo entre alguns filtros	10
Capítulo 3	12
Projeto do Filtro	12
3.1 Sistema	12
3.2 Filtro Passa-Altas	14
3.3 Referência de Corrente PTAT de Ultra-Baixa Potência	19
3.4 Divisor de Corrente de Bult.....	22
3.5 OP-AMP de Baixa Potência	23
3.6 Seguidor de Saída.....	24
Capítulo 4	27
Resultados de Simulação.....	27
4.1 Referência de Corrente PTAT.....	27
4.2 OP-AMP.....	29
4.3 Seguidor	31

4.4 Filtros.....	33
4.4.1 Análise AC e Ruído do Filtro.....	33
4.4.2 Análise DC e Transiente do Filtro.....	36
Capítulo 5	41
Resultados Experimentais	41
5.1 Referência de Corrente e Divisor de Bult	42
5.2 Transistores Unitários – Medida de Corrente de Fuga.....	43
5.3 Filtro.....	46
5.4 Comparação de Resultados: Simulados x Experimentais	53
Capítulo 6	55
Conclusões e Perspectivas Futuras.....	55
Referências Bibliográficas	57
7 Anexos.....	60
Anexo 1: Dimensionamento dos Circuitos.....	60
Anexo 2: Microfotografias do Circuito Projetado.....	63

Lista de Figuras

- Figura 2.1.1: Exemplo de técnica de associação série-paralela de transistores [4].
- Figura 2.1.2: Esquema exemplo de utilização de escalonamento de capacitância [9].
- Figura 2.1.3: Exemplo de filtro passa-baixas usando capacitor chaveado [10].
- Figura 2.2.1: Filtro Passa-Altas de 1ª ordem.
- Figura 2.2.2: Diagrama de Bode de Filtro Passa-Altas de 1ª ordem.
- Figura 3.1.1: Diagrama de blocos dos sistema desenvolvido.
- Figura 3.2.1: Esquemático simplificado do Filtro Passa-Altas.
- Figura 3.2.2: Esquemático detalhado do Filtro Passa-Altas.
- Figura 3.2.3: Modelo de pequenos sinais para cálculo da frequência de corte.
- Figura 3.3.1: Esquemático simplificado da fonte de corrente de baixa potência.
- Figura 3.3.2: Esquemático detalhado da fonte de corrente de baixa potência.
- Figura 3.4.1: Esquemático do Divisor de Bult para o Filtro 1.
- Figura 3.5.1: Esquemático do OP-AMP de Baixa Potência.
- Figura 3.6.1: Esquemático do Seguidor de Saída.
- Figura 4.1.1: Análise DC da (a) corrente I_{REF} (I_D) e (b) tensão V_{REF} (V_{REFP}) de referências, com variação de processo a 27°C.
- Figura 4.1.2: Análise em temperatura da corrente I_{REF} e tensão V_{REF} de referências, para processo típico e com extremos de valores de alimentação.
- Figura 4.2.1: Curvas de Bode para o OP-AMP, com variação de processo, temperatura e polarização.
- Figura 4.3.1: Análise AC, com simulação PVT do Seguidor, com modo comum de 0,15V, cargas variando de 50fF - 50pF e $1M\Omega - 100M\Omega$.
- Figura 4.3.2: Análise AC, com simulação PVT do Seguidor, com modo comum de 0,5V, cargas variando de 50fF - 50pF e $1M\Omega - 100M\Omega$.
- Figura 4.4.1: Análise AC do Filtro 1, com processo típico e temperaturas de 0°C, 27°C e 100°C.
- Figura 4.4.2: Análise AC do Filtro 2, com processo típico e temperaturas de 0°C, 27°C e 100°C.
- Figura 4.4.3: Análise de Ruído do filtro, em condições típicas e V_{DD} de 1,5V.
- Figura 4.4.4: *Offset* do filtro, com descasamento nos (a) seguidores e nas (b) fontes de corrente.

Figura 4.4.5: Saídas do filtro e seguidor do Filtro 1, com uma senóide de 5,25Hz aplicada à entrada, 0,9V V_{DD} e V_{REF} como modo-comum.

Figura 4.4.6: Saídas do filtro e seguidor do Filtro 2, com uma senóide de 0,82Hz aplicada à entrada, 0,9V V_{DD} e 0,4V como modo-comum.

Figura 4.4.7: Saídas do filtro e seguidor do Filtro 2, com o padrão ECG (CENELEC) de baixa amplitude aplicado à entrada, 0,9V V_{DD} .

Figura 4.4.8: Saídas do filtro e seguidor do Filtro 2, com o padrão ECG (CENELEC) de alta amplitude aplicado à entrada, 0,9V V_{DD} .

Figura 5.1: Microfotografia do *chip*, sendo: 1. Referência de Corrente, 2. Divisores de Bult, 3. OP-AMP, 4. Seguidor de Saída, 5. Capacitor de Entrada C_C e 6. MOS para Teste de Corrente de Fuga.

Figura 5.1.1: Medida do dobro da corrente de referência PTAT em função de V_{DD} .

Figura 5.1.2: Medida do ramo de 40pA do divisor de Bult em função de V_{DS} .

Figura 5.2.1: Curva I_D x V_{GS} de 200 transistores unitários.

Figura 5.2.2: Corrente de Fuga para 200 transistores unitários @ 27°C.

Figura 5.3.1: Consumo de V_{DD} com os dois filtros.

Figura 5.3.2: Frequência de Corte do Filtro 1, Amostra 1 @ 27°C, 0,9V.

Figura 5.3.3: Diagrama de Bode medido, do Filtro 1 (Amostra 1).

Figura 5.3.4: Diagrama de Bode medido, do Filtro 2 (Amostra 1).

Figura 5.3.5: Variação da Frequência de Corte em Função da Corrente de Polarização (0,9V).

Figura 5.3.6: Sinal Padrão de ECG de Baixa Amplitude do Filtro 2, Amostra 1 @ 27°C, 0,9V.

Figura 5.3.7: Sinal Padrão de ECG de Alta Amplitude do Filtro 2, Amostra 1 @ 27°C, 0,9V.

Figura A.2.1: Microfotografia da Fonte de Corrente de Baixa Potência.

Figura A.2.2: Microfotografia do OP-AMP.

Figura A.2.3: Microfotografia do Seguidor de Saída.

Figura A.2.4: Divisores de Bult e Espelho de Corrente (para polarização do OP-AMP).

Figura A.2.5: Transistores NMOS para Teste de Corrente de Fuga.

Lista de Tabelas

Tabela 2.3.1: Comparativo entre Filtros Biomédicos OTA-C com Alta Constante de Tempo.

Tabela 4.2.1: Valores típicos da simulação AC do OP-AMP.

Tabela 4.2.2: Valores da simulação AC do OP-AMP, considerando variações PVT.

Tabela 4.3.1: Valores típicos da simulação AC do seguidor, com carga de 50pF e 10MΩ.

Tabela 4.3.2: Valores da simulação AC do Seguidor (PVT).

Tabela 5.2.1: Corrente de Fuga nos Transistores Unitários em Várias Amostras (V_{DS} de 1V).

Tabela 5.3.1: Frequência de Corte, Tensão e Corrente PTAT em Várias Amostras (0,9V).

Tabela 5.4.1: Comparativo das Principais Características (Simulação x Experimental).

Tabela A.1.1: Dimensões/Valores dos Componentes do OP-AMP.

Tabela A.1.2: Dimensões/Valores dos Componentes do Seguidor de Saída.

Tabela A.1.3: Dimensões/Valores dos Componentes da Referência de Corrente.

Tabela A.1.4: Dimensões/Valores dos Componentes dos Divisores de Bult.

Tabela A.1.5: Dimensões/Valores dos Componentes dos Filtros (Sistema).

Tabela A.1.6: Dimensões – Circuitos do Filtro.

Lista de Abreviações

DC – *Direct Current* – Corrente Direta. A corrente não inverte o sentido.

ECG – Eletrocardiograma.

EEG – Eletroencefalograma.

EMG – Eletromiograma.

CMOS – *Complementary Metal-Oxide Semiconductor*.

AMS – *Austria Micro Systems*.

OP-AMP – *Operational Amplifier* (Amplificador Operacional).

PMU – Programa Multi-Usuário.

FAPESP – Fundação de Amparo à Pesquisa do Estado de São Paulo.

PTAT – *Proportional to Absolute Temperature*.

PAD – Estrutura receptáculo de *bond-wires* para conexão com o encapsulamento.

MOS – *Metal-Oxide Semiconductor*.

AC – *Alternate Current* – Corrente Alternada.

PVT – *Process, Voltage and Temperature*.

GBW – *Gain-Bandwidth Product* – Produto Ganho Banda-passante.

THD – *Total Harmonic Distortion* – Distorção Harmônica Total.

CENELEC – *European Committee for Electrotechnical Standardization*.

ESD – *Electrostatic Discharge* – Descarga Eletrostática.

Lista de Símbolos

Símbolo	Descrição	Unidade
G_m	Transcondutância	S
ω	Frequência angular	rad/s
q	Carga elementar do elétron	C
n_i	Concentração intrínseca de portadores	cm ⁻³
x_d	Largura da região de depleção	cm
τ_{SC}	Tempo de vida de geração no espaço de carga	s
N_A	Concentração de impurezas aceitadoras	cm ⁻³
K_s	Constante dielétrica do silício	Adimensional
ϵ_0	Permissividade do vácuo	F/m
Φ_{bi}	Potencial de inversão	V
ϕ_t	Tensão térmica	mV
k	Constante de Boltzmann	m ² kg s ⁻² K ⁻¹
κ	Ganho de área nas relação dos transistores da corrente de referência	Adimensional
$\Delta V/\Delta t$	Variação temporal da tensão	V/s
σ	Desvio padrão do espaço amostral	-
π	Constante matemática de valor aproximado 3,14159265	Adimensional
V_{TH}	Tensão de limiar de um transistor MOS	V
T	Temperatura Absoluta	K

Trabalhos Publicados pelo Autor

J. A. De Lima, W. A. Pimenta “*A Fully Integrated High-Pass Filter for Very Low Frequency Applications*”, IEEE International Symposium on Circuits And Systems, Taipei, May 2009.

Capítulo 1

Introdução

O desenvolvimento de dispositivos para aplicações biomédicas cresceu muito nos últimos anos devido a uma demanda mercadológica associada à necessidade humana de melhoria dos cuidados com a saúde, área na qual a evolução tecnológica dos últimos anos tem colaborado muito [1]. Ainda, é cada vez maior a demanda na área biomédica por circuitos mais complexos e de baixo consumo capazes de, além de supervisionar, também atuar no caso de alterações indesejadas na grandeza monitorada.

Grandezas relacionadas a fenômenos naturais como biomédicas, sismológicas, geofísicas, astrofísicas, vibrações, etc., são geralmente fracas em magnitude e com componentes em frequência na faixa de hertz e sub-hertz. Estes sinais normalmente são acompanhados de ruído e de elevadas tensões de modo-comum.

Para processamento destes sinais, em muitos casos, é necessário uma filtragem inicial, removendo-se a componente DC. Porém, no tratamento de sinais em sub-hertz, as constantes de tempos envolvidas são muito altas (na ordem de dezenas de segundos), sendo particularmente difícil sua implementação em um circuito de forma totalmente integrada.

No caso de um filtro para sinais de Eletrocardiograma (ECG), a frequência de corte deve ser selecionada de tal forma que as informações contidas no sinal permaneçam sem distorção. Isto é geralmente definido pela menor frequência do coração, que pode chegar a 40 bpm, implicando que a mais baixa frequência é cerca de 0,67Hz. Como não há precisão neste valor, uma frequência de corte ao redor de 0,5Hz geralmente é suficiente para monitoramento, mas não para diagnóstico, que fica em torno de 0,05Hz. [2,3]

O projeto de circuitos para sinais biomédicos, seja ECG, Eletroencefalograma (EEG), Eletromiograma (EMG) ou sinais que envolvam quantidades químicas, são particularmente desafiadores por exigirem diversas características que atingem o limite da tecnologia. Entre estas características, necessárias principalmente em sistemas implantáveis, temos a baixa potência, a qual indiretamente exige operação de circuitos CMOS na região de inversão fraca. Isto é

essencial devido à vida útil das baterias usadas na alimentação destes circuitos, reduzindo o número de intervenções necessárias para a troca da mesma. Também, a amplitude dos sinais envolvidos são muito baixas, indo de alguns micro-volts a poucas dezenas de mili-volts. Isto exige dos circuitos atrelados à cadeia de processamento baixo ruído equivalente. Outra característica destes sinais, como já mencionado para o ECG, são suas componentes em baixas frequências, que podem ir até poucos quilo-hertz, levando ao emprego de técnicas para se obter constantes de tempos elevadas, sem alto custo de área de silício.

1.1 Motivação

O crescente uso da eletrônica empregada no monitoramento e tratamento de doenças tem se mostrado eficiente e cada vez mais importante. Informações trazidas por equipamentos de monitoração com o uso de eletrônica portátil, assim como a eletrônica implantável são indiscutivelmente cada vez mais fundamentais, fazendo com que o desenvolvimento e melhoria no projeto deste tipo de circuito se tornem imprescindíveis.

Portanto, desenvolver novas topologias e técnicas para projetos que são parte de sistemas integráveis é um desafio para o desenvolvimento de várias áreas da ciência, desde a engenharia aplicada até a medicina preventiva e corretiva.

1.2 Objetivos

Diante dos desafios e necessidades apresentados, o trabalho foca no desenvolvimento de uma topologia que se adeque aos requisitos exigidos para um circuito implantável, como baixo consumo e tensão de operação, além de processamento de sinais de baixa amplitude. Consequentemente, há a necessidade de operação com tensões equivalentes a uma bateria descarregada, o que garante longevidade de utilização do equipamento. Há necessidade ainda de ser um circuito econômico no que tange à utilização de área em silício, ajudando na viabilidade econômica destes sistemas.

Além disso, é fundamental para a topologia proposta ser uma estrutura de fácil desenvolvimento, o que reduz os custos envolvidos além de minimizar os riscos inerentes a

complexidade dos circuitos, tais como erros de projeto que muitas vezes são detectados apenas em fase já de utilização. Assim, devido ao risco inerente da aplicação, um circuito de fácil projeto e que atenda aos requisitos de operação para um sistema de processamento de sinais biomédicos é o foco principal deste trabalho.

1.3 Organização Estrutural

A dissertação de mestrado foi dividida em seções relacionadas às etapas de todo o processo de desenvolvimento do circuito integrado. Partindo da proposição e comparativos até os resultados finais. O capítulo seguinte traz algumas topologias empregadas atualmente no desenvolvimento de circuitos para sinais biológicos, assim como uma comparação das principais características destes circuitos, com as obtidas pelo trabalho proposto na tese.

O terceiro capítulo descreve o projeto do circuito propriamente dito, trazendo o detalhamento de cada bloco componente do filtro, assim como explicações sobre a montagem do sistema criado, de modo a facilitar os testes tanto do filtro como dos blocos individuais. Já o quarto capítulo traz os principais resultados obtidos através de simulação do circuito projetado, com ferramentas auxiliares de desenvolvimento. Ajustes necessários ao projeto foram feitos nesta fase, principalmente para adequação às variações de processo ou mesmo temperatura.

O quinto capítulo exhibe os resultados experimentais obtidos com testes dos blocos individuais e do sistema de filtros projetados, que são discutidos detalhadamente, e comparados com os resultados obtidos via simulação. Isto permite uma melhor visão das ferramentas utilizadas e o quanto seus resultados, com os modelos utilizados, podem ser confiáveis para o projeto de circuitos de baixa potência. Por fim, resultados para correntes de fuga para a tecnologia empregada (AMS CMOS 0,35 μ m), que comumente são alvos de discussões e dúvidas no desenvolvimento de alguns circuitos que se utilizam de baixas correntes (cerca de pA).

Finalmente, no Capítulo 6 são feitas as conclusões finais do trabalho e algumas discussões sobre projetos futuros para o desenvolvimento de filtros eficientes e melhores para emprego no processamento de sinais biológicos e que envolvam, em geral, baixas frequências e potência. Em seguida, nos anexos, são apresentadas as tabelas contendo o dimensionamento dos circuitos de todo o sistema desenvolvido, assim como microfotografias dos blocos e do *chip* microfabricado.

Capítulo 2

Topologias Atuais e Comparações

Circuitos envolvendo constantes de tempo muito altas são frequentemente usados para processar sinais de baixa frequência, com componentes em sub-hertz. Recentemente, muitos esforços de pesquisas são direcionados ao desenvolvimento de OTA's com transcondutâncias muito pequenas (pA/V), para aplicações biomédicas e em redes neurais. Alguns destes circuitos são transdutores V-I, que além de usar baixas correntes (nA e pA), usam técnicas como divisão de corrente para conseguir estes valores de constante de tempo [4].

Ainda, umas das preocupações recorrentes deste tipo de circuito é o *offset*, que pode ser crítico em aplicações com pós-processamento que dependa do modo-comum do sinal. Para isto, uma das abordagens é a combinação série-paralela de transistores unitários. Estes tipos de OTA's são empregados no projeto de filtros G_m -C (transcondutor-capacitor). Além da baixa transcondutância, algumas técnicas de aumento da linearidade são empregadas. Vários trabalhos têm sido desenvolvidos para obtenção de amplificadores de baixa transcondutância [5,6].

Em aplicações com sinais biomédicos (como ECG, EEG, etc.), alguns sistemas usam circuitos para desacoplamento do sinal de modo-comum, de forma a evitar a saturação do pré-amplificador [7]. Para tal, filtros passa-altas na entrada de sistemas de processamento de sinal é geralmente uma escolha, ou mesmo o uso de filtro passa-banda. Este último possibilita impôr o modo-comum desejado (reduzindo a necessidade de uma alta faixa dinâmica), ao mesmo tempo que reduz espúrios de alta frequência.

Alternativamente, sistemas que usam um filtro passa-altas à entrada, juntamente com um filtro passa-baixas em outro ponto do sistema pode ser uma alternativa. Dependendo da aplicação (menos sensível a ruídos de baixa frequência), um filtro passa-altas de primeira ordem pode ser suficiente, visto que o principal objetivo é aumentar a faixa dinâmica do circuito. Com base nisto, o foco do trabalho apresentado é sobre um filtro passa-altas de entrada, de construção simples, e eficiente no processamento da informação. A utilização do filtro passa-altas reduz a complexidade do circuito de processamento de entrada, uma vez que reduz a necessidade de uma

grande faixa dinâmica para o mesmo. Detalhes do filtro de primeira ordem é dado na seção seguinte. O projeto detalhado do filtro proposto se encontra no capítulo seguinte.

2.1 Exemplos de Fitros com Alta Constante de Tempo

Diversas técnicas são utilizadas na produção de filtros e circuitos em geral, envolvendo altas constante de tempo. Dentre estas, abaixo estão listadas algumas das mais utilizadas em projeto de circuitos integrados.

Além de técnicas como divisão de corrente e cancelamento de corrente [8], circuitos de baixa potência são implementados também com associação série e paralela de transistores. Apesar da maior área utilizada, este tipo de técnica permite melhor casamento dos transistores, reduzindo seus efeitos que são mais aparente quando se opera em inversão fraca [4]. Assim, baseado nesta técnica, é possível reduzir a transcondutância através do espelhamento de corrente com essa associação de transistores. Na Figura 2.1.1 abaixo é possível ver a forma de implementação desta técnica, mostrando uma estrutura de espelhamento que pode ser usada na construção de um OTA, por exemplo.




Figura 2.1.1: Exemplo de técnica de associação série-paralela de transistores [4].

Outra técnica utilizada para obter baixas constantes de tempo é o escalonamento de capacitor. Através da utilização do Efeito Miller, é possível reduzir a impedância efetiva de entrada, aumentando significativamente o valor da corrente enquanto mantendo a mesma tensão de entrada. A corrente é amostrada, amplificada e realimentada à entrada, a impedância equivalente é escalonada pelo ganho de corrente [9]. Com isto emula-se um maior capacitor à entrada do circuito, através do escalonamento, permitindo economia de área para implementar circuitos com menores frequências. Detalhe do circuito é mostrado na Figura 2.1.2 a seguir.




Figura 2.1.2: Esquema exemplo de utilização de escalonamento de capacitância [9].

Algo também vastamente utilizado em eletrônica, principalmente eletrônica integrada, é a utilização de técnicas envolvendo capacitores chaveados. Com isto, é possível emular resistores com valores elevados, permitindo assim, a obtenção da constante de tempo de alto valor, com economia na área utilizada pelo circuito. Esta economia oriunda da não utilização de resistores presentes na tecnologia, que são demasiadamente grandes para estes valores e, da não associação de diversos elementos, que também contribuem para este aumento.

Entretando, estes tipos de circuitos trazem algumas complicações para o projeto, como por exemplo, cuidados com interferência entre nós, uma vez que possuem sinais chaveados. Isto, além dos circuitos auxiliares para a geração destes sinais. Apesar disto, as vantagens são maiores,

mesmo para circuitos de baixa potência (devido à maiores impedâncias envolvidas, são mais susceptíveis à interferência) e, este tipo de técnica tem cada vez mais utilização na aplicação de circuitos para processamento de sinais biomédicos. Na Figura 2.1.3 a seguir, um exemplo da utilização desta técnica para um circuito de um filtro passa-baixas [10]. A mesma técnica é utilizada também na produção de outros tipos de filtros, como filtro passa-altas. Além destas apresentadas, outras técnicas que procuram reduzir a potência utilizada e mesmo aumentar as impedâncias vista nos nós do sinal, são empregadas na composição de circuitos que envolvam o processamento analógico de sinais biomédicos.




Figura 2.1.3: Exemplo de filtro passa-baixas usando capacitor chaveado [10].

2.2 Filtro Passa-Altas de 1ª Ordem

O esquemático de um filtro passa-altas de 1ª ordem é mostrado na Figura 2.2.1. Basicamente, é um divisor de tensão, tendo como elemento de entrada uma capacitância C , sendo a saída tomada sobre um resistor R .




Figura 2.2.1: Filtro Passa-Altas de 1ª ordem.

Como análise básica, temos que para frequências muito baixas (próximas à DC), o capacitor age como um circuito aberto, não permitindo a passagem do sinal. Nesta condição o ganho V_{OUT}/V_{IN} é muito baixo. Para frequências mais elevadas, acima da frequência de corte, o capacitor age como um circuito fechado, permitindo que o sinal de V_{IN} apareça a saída V_{OUT} .

As frequências que serão bloqueadas ou que aparecerão na saída são determinadas pela frequência de corte do filtro, que por sua vez é definida pelos valores dos componentes C e R. Assim, a função de transferência do circuito no domínio s é

$$H(s) = \frac{V_{OUT}}{V_{IN}} = \frac{sRC}{sRC + 1} \quad (2.1)$$

Fazendo $s = j\omega$, temos o módulo e fase deste circuito, respectivamente

$$|H(j\omega)| = \frac{\omega RC}{\sqrt{(\omega RC)^2 + 1}} \quad (2.2)$$

$$\angle H(j\omega) = 90^\circ - \arctan(\omega RC) \quad (2.3)$$

onde $\omega = 2\pi f$, é a frequência angular e f é a frequência física.

A frequência de corte do circuito é determinada quando metade da potência de entrada é entregue à carga, ou alternativamente, quando a tensão na carga corresponde a $1/\sqrt{2}$ da tensão de entrada. Isto na curva de ganho de tensão é igual a uma queda de 3dB, em relação a banda passante. O valor da frequência de corte f_c em um circuito de primeira ordem é dada por

$$f_c = 1/2\pi RC \quad (2.4)$$

O comportamento geral do filtro pode ser visualizado através do Diagrama ou Curva de Bode, como mostrado na Figura 2.2.2 abaixo. Observando o comportamento da curva, pode-se extrair alguns detalhes do comportamento do circuito. Como esperado, este possui ganho aproximadamente unitário na banda passante, a menos do erro do divisor de tensão (o chamado erro da banda passante). Ainda, para frequências abaixo da frequência de corte ele sofre uma atenuação constante de cerca de 20dB/década, característica de um sistema com um único zero. A fase, como esperado começa adiantada em 90° em relação à entrada. Isto é devido à corrente em baixas frequência, que é basicamente a corrente do capacitor, que impõe esta defasagem, já que o resistor de saída não altera a fase do circuito. Para frequências acima do corte, o capacitor não influencia mais a fase do circuito, então a saída fica praticamente em fase com a entrada.




Figura 2.2.2: Diagrama de Bode de Filtro Passa-Altas de 1ª ordem.

Circuitos de primeira ordem são relativamente fáceis de projetar, eliminando dificuldades no projeto, como redução do *overshooting* e oscilações. Entretanto, sua variação do ganho em frequência (20dB/déc) muitas vezes se torna impraticável em diversas aplicações.

2.3 Comparativo entre alguns filtros

Muitas vezes, as técnicas apresentadas são utilizadas no desenvolvimento de um OTA, para utilização em filtros ou mesmo integradores que envolvam baixas frequências (por volta de poucas dezenas de mili-hertz). Dependendo do sinal a ser processado, alguns sistemas podem exigir a utilização de diversos tipos de filtros, como passa-baixas, passa-altas e passa-faixa. Muitos dos filtros integrados com alta constante de tempo encontrados na literatura são projetados para sua utilização como passa-baixas, que por sua aplicação possuem frequências de corte maiores do que o circuito desenvolvido neste trabalho (frequências acima das componentes do sinal).

Como forma de apresentar um comparativo entre alguns trabalhos publicados nesta área e o projeto proposto e desenvolvido neste trabalho, a Tabela 2.3.1 abaixo mostra algumas características de cada filtro que envolvem alta constante de tempo, de forma a comparar principalmente, as potências e frequências envolvidas nestes tipos de circuitos integrados.

Para sinais de ECG, as componentes em frequência do sinal estão em torno de 500Hz à 1kHz, fazendo-se na maioria das vezes necessário a utilização de um filtro passa-baixas para evitar interferência de componentes de mais altas frequências [11]. Entretanto a complexidade na confecção de filtros com frequência de corte na faixa de, mesmo que poucos, quilo-hertz é inferior ao desafio de projeto de filtros em sub-hertz, que é o foco deste trabalho.

Tabela 2.3.1: Comparativo entre Filtros Biomédicos G_M -C com Alta Constante de Tempo.

Tipo	Ordem do Filtro	Tecnologia	V_{DD}	Potência	Frequência
Passa-Baixas [12]	5 ^a	0,18 μ m CMOS	1V	453nW	250Hz
Passa-Baixas [13]	2 ^a	0,35 μ m CMOS	1,5V	96,5nW	3,8Hz
Passa-Faixa [14]	1 ^a	CMOS	1,5V	75 μ W	525kHz
Wavelet [15]	6 ^a	0,35 μ m CMOS	1,5V	51nW	1,33kHz
Passa-Altas (Este Trabalho)	1 ^a	0,35 μ m CMOS	0,9V	\approx 100nW	0,08Hz

Apesar de funções diferentes, é possível observar a discrepância de valores entre os diversos circuitos. O circuito passa-baixas de 2^a ordem, por exemplo, mesmo sendo de 2^a ordem e

consumindo a mesma potência do filtro proposto, possui um tensão de operação mínima quase 70% maior que o proposto neste trabalho. Ainda, sua frequência de corte é maior que a do proposto em mais de uma década.

Vale ressaltar, para o filtro passa-altas, boa parte das aplicações encontradas podem ser satisfeitas apenas com um filtro de 1ª ordem, mas com um bom controle de sua frequência de corte. Assim, os filtros apresentados como comparação, servem como um bom exemplo das relações existentes entre as características dos filtros, mesmo sendo de ordens diferentes.

Capítulo 3

Projeto do Filtro

Neste capítulo, serão detalhados o projeto e os principais aspectos do dimensionamento de todos os circuitos que compõem o sistema do filtro proposto. As dificuldades relevantes encontradas em cada bloco/etapa relacionadas ao projeto também serão comentadas.

A tecnologia empregada para o projeto do protótipo foi a AMS CMOS 0,35 μ m, com dispositivos 3,3V e com V_{TH} (tensão de limiar) entre 0,5V - 0,7V, que é bom para a aplicação. Entretanto, quanto menor o V_{TH} de um transistor, mais fácil o projeto em inversão fraca. A fabricação foi feita através do programa PMU-FAPESP. A escolha da tecnologia empregada afeta o valor mínimo de alimentação que podemos obter para o circuito. Esta tecnologia AMS 0,35 μ m é amplamente usada e comercialmente viável para produção dos dispositivos de baixa potência.

Como a aplicação pretendida para o filtro foi a área biomédica, com possibilidade de utilização em dispositivos implantáveis, algumas características são fundamentais, tais como: baixo consumo de corrente, operação em tensões baixas (até 0,9V) e integração do maior número possível de componentes. Para este valor mínimo da tensão foi tomado como base uma bateria descarregada de Lítio (1,5V nominal), comumente empregada em aplicações implantáveis [16]. Assim, como especificação, o filtro deve funcionar entre 0,9V e 1,6V.

3.1 Sistema

O sistema foi construído de forma a poder validar o maior número possível de variáveis envolvidas no projeto do filtro. Como uma característica desejada, foram feitas as integrações dos componentes e circuitos necessários para análise de testes. Assim, dois filtros foram construídos, 1 e 2, de forma que o primeiro contempla o sistema completo e o segundo um sistema com as entradas disponíveis no encapsulamento, podendo ser controladas individualmente. Assim, como principais diferenças (além de algumas construtivas, detalhadas adiante), o Filtro 1 visa qualificar

o filtro passa-altas completo, enquanto que o Filtro 2 serve como base para checar os blocos envolvidos no projeto.

O filtro passa-altas desenvolvido é um bloco (Filtro 1 ou 2) que para polarização se utiliza de uma referência em corrente além da alimentação em tensão. Corrente esta, como será demonstrado a seguir, com comportamento proporcional à temperatura (PTAT). Com isto, se faz necessário a introdução de um circuito de referência integrado ao filtro. Ademais, como o ramo de saída do filtro envolve uma corrente muito baixa (tipicamente 10pA), este não tem capacidade de operar com uma carga que consiste em um PAD juntamente com o terminal do encapsulamento e uma ponta de osciloscópio. Para isto, foi projetado um circuito seguidor, com uma alimentação independente, para visualização do sinal de saída do filtro. Um segundo ramo de polarização com a corrente PTAT é usado no filtro, porém como uma fração do valor de referência, para definição da frequência de corte. Para tal é usado um bloco divisor de corrente.

Um segundo filtro é construído de forma paralela, só que, com possibilidade de usar referências externas de corrente e tensão. A entrada deste filtro é independente da primeira e o valor do divisor de corrente é diferente (com uma atenuação maior). O diagrama completo é mostrado na Figura 3.1.1 a seguir.




Figura 3.1.1: Diagrama de blocos dos sistemas desenvolvidos.

varia com sinais de amplitudes maiores. Devido à isto, ocorre distorção em sinais de grande amplitude, limitando a excursão do sinal a valores onde a distorção é aceitável para a aplicação. Em circuitos eletrônicos em geral, uma distorção inferior a 1% é aceitável.

Como os sinais oriundos de um ECG são pequenos em amplitude e com componentes em baixas frequências (até dezenas de mili-hertz), o filtro projetado atende aos requisitos para filtragem deste tipo de sinal.

Uma importante especificação do projeto foi a integração do maior número possível de componentes. Neste caso, o desenvolvimento foi feito visando a integração completa do filtro. Isto traz algumas dificuldades, como a obtenção de constantes de tempo muito altas sem gastar uma quantidade inaceitável de área em silício.

Assim, um valor razoável (dentro do comum para componentes integrados) para o capacitor de acoplamento C_C foi estabelecido. Assim, boa parte do trabalho fica com o controle da condutância vista no nó de saída (V_{OUT}). Esta mesma condutância é vista na fonte do seguidor utilizado na realimentação (M_{F4}). Então, para obter a constante de tempo desejada, um valor muito baixo de correntes de polarização (I_{F1-2}) se torna necessário e, com esse baixo valor vem a preocupação com as correntes de fuga, que podem afetar significativamente o valor da frequência de corte do filtro. O esquemático detalhado do filtro, considerando as junções (correntes I_{LK1} e I_{LK2}) e capacitâncias parasitas (C_P) é mostrado na Figura 3.2.2 abaixo. Nela, as fontes de corrente já estão representadas pelos transistores M_{F1-2} .




Figura 3.2.2: Esquemático detalhado do Filtro Passa-Altas.

As fugas são representadas por uma junção, que é basicamente a associação das junções PN de fonte-substrato do seguidor (M_{F3}) e dreno-substrato do transistor fonte-comum da fonte de corrente (M_{F1}). Portanto, o valor destas correntes parasitas (I_{LK1-2}) são uma função do perímetro e das áreas de fonte e dreno dos transistores (consequentemente uma função da tecnologia) e da temperatura (a corrente em uma junção reversamente polarizada é dependente da temperatura). Ainda, pode ter um agravante nesta topologia proposta, que é o descasamento entre os ramos de seguidores, que leva a um *offset* na tensão de modo-comum em relação à tensão de referência de entrada V_{REF} . A análise deste descasamento será mostrada no capítulo de simulação do filtro.

A exata predição de valores para a corrente de fuga foi sempre controverso com relação à sua precisão. Muitos trabalhos foram feitos acerca do tema [17,18] e o mecanismo da formação da corrente de fuga em uma junção reversamente polarizada pode ser encontrado em [18]. A fuga em uma nesta condição (e não próxima ao *breakdown*) pode ser derivada assumindo-se uma taxa de geração uniforme dentro da região de depleção

$$I_{leak} \approx \frac{qA_j n_i}{\tau_{SC}} x_d \quad (3.1)$$

onde q é a carga do elétron, A_j é a área de junção, n_i é a concentração intrínseca de portadores, x_d é a largura da região de depleção e τ_{SC} tempo de vida de geração no espaço de carga. A variação do tempo de vida de geração no espaço de carga é mostrado em [18]. Para uma tensão reversa V_R aplicada a uma junção, obtemos

$$x_d = \sqrt{\frac{2K_s \varepsilon_0}{qN_A} (\Phi_{bi} + V_R)} \quad (3.2)$$

tal que a condutância de fuga possa ser expressa como

$$g_{leak} = \frac{\partial I_{LEAK}}{\partial V_{IN}} = \frac{A_j n_i}{\tau_{SC}} \sqrt{\frac{qK_s \varepsilon_0}{2N_A} \frac{1}{(\Phi_{bi} + V_R)}} \quad (3.3)$$

onde K_s é a constante dielétrica do silício, N_A é a concentração de impurezas aceitadoras, ϵ_0 é a permissividade do vácuo, q a carga elementar do elétron, Φ_{bi} é o potencial interno de junção que vale cerca de 0.7V. Com esta equação é possível observar quais fatores influenciam na formação da corrente de fuga, embora não possua uma boa precisão para determinação destas correntes.

Outra parasita mencionada, a capacitância C_P , é a soma das capacitâncias vistas no nó V_{OUT} em relação ao terra. Isto inclui capacitâncias das junções naquele nó e capacitância do próximo estágio. Suas principais influências são desvio da frequência de corte do filtro (pode ser desprezível se o valor desta capacitância for suficientemente baixo em relação ao valor de C_C) e, diminuição do ganho na banda passante, segundo a Equação 3.4.

$$H(s)_{\text{Somente capacitâncias}} = \frac{C_C}{C_C + C_P} \quad (3.4)$$

As outras transcondutâncias vistas no nó de saída são respectivamente a de fonte g_{ms} e a condutância entre dreno e fonte do transistor fonte comum g_{ds} . Então, considerando estas componentes, o modelo de pequenos sinais do filtro passa-altas proposto fica como mostrado na Figura 3.2.3 abaixo.




Figura 3.2.3: Modelo de pequenos sinais para cálculo da frequência de corte.

A partir do modelo de pequenos sinais, podemos extrair a função de transferência do filtro, no domínio s , segundo a Equação 3.5,

$$H(s) = \frac{sC_C}{g_{ms} + g_{ds} + g_{leak} + s(C_C + C_P)} \quad (3.5)$$

Com a função de transferência acima e desprezando-se o efeito das capacitâncias parasitas, que podem ser analisadas a parte, temos a equação aproximada da frequência de corte do filtro, apresentada a seguir.

$$f_C = \frac{g_{ms} + g_{ds} + g_{leak}}{2\pi C_C} \approx \frac{g_{ms}}{2\pi C_C} \quad (3.6)$$

Para um transistor operando em inversão fraca, como são os transistores M_{F3-4} neste projeto, o uso de modelos compactos e que trabalhem bem nas várias regiões de operação do transistor MOS são comumente usados. Para cálculo com estes transistores, usando o modelo compacto desenvolvido em [19], a transcondutância de fonte, em inversão fraca, pode ser dada por [20]

$$g_{ms} \approx \frac{I_F}{\phi_t} \quad (3.7)$$

onde ϕ_t é a tensão térmica que é igual a kT/q . I_F é a componente direta da corrente de dreno do transistor, segundo o modelo compacto usado [19]. Quando em saturação a corrente de dreno é aproximadamente a componente direta da corrente, assim no circuito mostrado a corrente de dreno do transistor M_{F3} é aproximadamente igual a I_{F1} . Com isto, usando a Equação 3.6 obtemos

$$f_C \approx \frac{I_{F1}}{2\pi\phi_t C_C} = \frac{I_{F1}q}{2\pi kTC_C} \quad (3.8)$$

que a equação para este filtro. Com isto nota-se uma propriedade importante desta topologia, que é tornar a frequência de corte invariante com a temperatura fazendo-se de I_{F1} uma corrente PTAT.

3.2.1 Filtro Passa-Altas de Ordem-N

Com pequena alteração no circuito do filtro passa-altas é possível construir um filtro de ordem-N, como mostrado na Figura 3.2.4, a seguir. Para se adicionar uma ordem ao filtro, é necessário passar o sinal por um capacitor de mesmo valor que o capacitor de acoplamento de entrada C_C , sendo este sinal agora retirado em um ramo de saída idêntico ao primeiro ramo de saída do filtro.

Entrento, alguns cuidados devem ser tomados no desenvolvimento de um filtro de ordem superior. Entre os cuidados estão a utilização de um seguidor entre os estágios do filtro. Este seguidor ajuda a reduzir o valor da capacitância parasita apresentada à saída de cada estágio. Parasita esta que contribui para redução do ganho na banda passante e afeta o comportamento do filtro em frequências superiores à frequência de corte. Outro cuidado a ser tomado é com relação ao valor da fonte de corrente usada no ramo de referência, que neste caso deve ter o valor de $N I_F$, onde N é a ordem do filtro.




Figura 3.2.4: Esquema do filtro passa-altas de ordem-N.

3.3 Referência de Corrente PTAT de Ultra-Baixa Potência

De forma a gerar a tensão interna de referência V_{REF} e a corrente PTAT necessárias para operação do filtro, um circuito de referência de baixa potência foi implementado, baseado nos circuitos projetados em [21, 22]. O esquemático mostrado na Figura 3.3.1 é a estrutura básica da fonte de corrente de baixa potência.




Figura 3.3.1: Esquemático simplificado da fonte de corrente de baixa potência.

Este circuito segue basicamente o modelo tradicional de fontes de corrente baseados em $\Delta V_{GS}/R$, com uma topologia conhecida como uma mistura *self-cascode* e espelho de corrente seguidor de tensão, otimizados para operação com baixa tensão e baixa corrente. Porém, neste caso o resistor é substituído por um transistor MOS operando em triodo. Também, ao invés de espelhar uma corrente maior em um ramo, fazemos com que o transistor com menor V_{GS} possua uma área maior. O desenvolvimento deste circuito é detalhado em [22], utilizando-se do modelo compacto e as definições do nível de inversão do canal definidos em [19]. Ainda, devido ao circuito ter de operar com tensões muito baixas, o projeto foi feito com transistores em inversão fraca. Excessão feita aos transistores M_{B1-2} , que operam em inversão moderada, onde M_{B2} está em triodo e M_{B1} em saturação. Transistores operando em região moderada possuem um casamento melhor que transistores em região de inversão fraca. Assim, uma vez possível, foi preferida a operação do *self-cascode* em inversão moderada.

Os transistores M_{M1-3} são espelhos de corrente operando em inversão fraca, com ganho unitário. Já os transistores M_{A1-2} são espelhos de corrente seguidores de tensão, com um ganho κ na razão de aspecto. Com essa diferença de área e a mesma corrente pelos dois transistores, surge uma tensão que aparece no dreno do transistor operando em triodo. Assim, a combinação da

resistência vista no transistor em triodo e da tensão que aparece no fonte de M_{A1} , ajudam na composição da corrente I_{REF} , que possui características PTAT.

O circuito completo da referência aparece na Figura 3.3.2, juntamente com o circuito de *start-up*. Nesta figura os transistores *self-cascode* foram divididos cada em dois de igual tamanho, de modo a formar no *layout* um *cross-quad* (quatro elementos cruzados, formando um quadrado). Este tipo de topologia (mostrado no Anexo 2) possui uma maior robustez à variações de processo e temperatura do que um *layout* simples, apenas com transistores lado-a-lado. Outra mudança com relação ao circuito simplificado é a introdução de transistores *cascode* M_{C1-2} nos espelhos seguidores de tensão. Esta alteração aumenta a rejeição da fonte de corrente em relação à alimentação. Adicionalmente, possibilita obter a tensão de referência PTAT V_{REF} usada no Filtro 1 com valor maior que o valor da tensão V_{PTAT} , o que simplifica o projeto do OP-AMP usado no filtro, aumentando o modo-comum para o projeto do par diferencial de entrada.

O valor da corrente pode então ser determinada pelo ganho κ e pelo dimensionamento dos transistores *self-cascode* M_{B1-4} , levando-se em consideração a região e nível de inversão dos transistores, para obtenção do nível de corrente desejado. Para a referência de corrente projetada, o valor objetivado foi de 10nA.

Agora, de forma a auxiliar a inicialização da fonte de corrente, principalmente em baixas temperaturas, um circuito de *start-up* se faz necessário. Os transistores M_{S1-2} e o capacitor C_1 , compõem este circuito. Inicialmente (sem V_{DD}), a tensão do dreno do transistor M_{S1} é aproximadamente zero, devido à fuga no diodo reverso formado pela área de dreno e o substrato. O gate deste transistor é ligado à polarização dos espelhos seguidores de tensão V_{NBias} . Assim, antes da subida da alimentação V_{DD} , ambos os transistores M_{S1-2} estão cortados e a tensão em C_1 é zero. Com a subida da alimentação (com um valor não muito baixo de $\Delta V/\Delta t$), o acoplamento dado por C_1 faz com que a tensão do gate de M_{S2} suba momentaneamente, drenando corrente do transistor conectado como diodo M_{M1} . Isto faz com que uma corrente inicial circule no circuito, que tende a manter esta circulação, saindo de sua condição de estabilização com corrente zero. Quando a tensão V_{NBias} atinge um valor suficiente para ativar M_{S1} , este leva a tensão do gate de M_{S2} para zero, cortando a corrente através do mesmo. Assim, o circuito de referência é iniciado com nenhum consumo por parte do circuito de *start-up*.




Figura 3.3.2: Esquemático detalhado da fonte de corrente de baixa potência.

3.4 Divisor de Corrente de Bult

Como o valor da corrente de referência PTAT I_{REF} implementada vale cerca de 10nA e o valor da corrente necessária para a entrada do filtro passa-altas desejada é cerca de mil vezes menor, um divisor de corrente é necessário. O divisor comumente utilizado em corrente muito baixas (da ordem de nA até fA) é o divisor de Bult [23], mostrado na Figura 3.4.1. Este possibilita a utilização de um número menor de transistores, enquanto mantendo-os casados, para divisões de corrente muito altas, embora ainda limite o modo comum na saída do espelho devido ao empilhamento de transistores. Este mesmo divisor é usado em [24] como um divisor de corrente binário. Porém, para esta aplicação foi importante manter um bom casamento às duas saídas e assim utilizar transistors com tamanhos idênticos ao dois últimos, que são as fontes de corrente do filtro passa-altas.




Figura 3.4.1: Esquemático do Divisor de Bult para o Filtro 1.

O divisor do primeiro filtro foi projetado com o número de ramos necessário para ter uma atenuação de 60dB, enquanto o segundo divisor (do segundo filtro) uma atenuação de cerca de 80dB. A atenuação deste último permite obter frequências de corte mais baixas para uma mesma corrente de entrada, o que facilita a medida de variação da frequência de corte em função desta corrente de referência utilizada.

3.5 OP-AMP de Baixa Potência

De forma a polarizar os seguidores do filtro passa-altas (carga capacitiva), um OP-AMP de baixa-potência e capaz de operar em baixas tensões (0,9V-1,6V) foi projetado. Na Figura 3.5.1 está o esquemático completo do circuito, que é baseado no transcondutor de baixa tensão apresentado em [25], porém sem a entrada em triodo. Para adaptar o projeto para tensões mais baixas e com corrente de polarização PTAT (I_{REF}) por volta de 10nA, também a polarização dos transistores do mesmo foi feita em inversão fraca.

Os espelhos de corrente simples usados na polarização possuem associação em série de forma a possibilitar ganho ou atenuação, mantendo um bom casamento no *layout*. A corrente de *tail* do par-diferencial possui espelhamento simples por não precisar de muita precisão. Já os espelhos para a carga do par-diferencial são *cascode*, com polarização *high-swing* (M_{13-16}). Isto possibilita uma maior impedância de saída para as fontes de corrente, melhorando o ganho do OP-AMP, assim como utilização de menos tensão para polarização. O ajuste para a polarização do *cascode* neste tipo de espelhamento é diferente em inversão fraca do que o seu equivalente em inversão forte, requerindo uma razão de aspecto bem maior do circuito que a polariza, dependendo também da relação entre as correntes do ramo de polarização e o *cascode* em si.




Figura 3.5.1: Esquemático do OP-AMP de Baixa Potência.

Uma característica deste circuito deve ser o alto ganho em malha aberta, uma vez que a tensão de *offset* quando em configuração seguidora aparecerá adicionada diretamente como *offset* do modo-comum do filtro passa-altas. Outra diferença deste OP-AMP é um aumento no ganho de tensão dado pelos transistores *gate-comum* (M_{3-4}) que se apresentam à saída do par-diferencial. Quando operando com baixas tensões de modo-comum (250mV) o *cascode* pode entrar na região triodo, dependendo do processo, reduzindo o ganho. No entanto, o projeto é feito para manter o ganho com um valor mínimo em todo modo-comum de operação. Por fim, apenas uma compensação simples é necessária para atenuar o ganho em frequências mais altas é implementada através de C_M .

3.6 Seguidor de Saída

Como o nó de saída do filtro passa-altas não tem capacidade de suprir corrente para a saída de um *chip* (sua corrente é na faixa de dezenas de pA), tornou-se necessário o desenvolvimento de um circuito seguidor de tensão (seguidor), para visualizar a saída do filtro quando em teste.

Uma vez que o desenvolvimento do mesmo tem como único objetivo auxiliar nos testes do filtro, este foi projetado com uma maior tensão de polarização (1.8V) e sem restrição na polarização em corrente. Isto facilita o projeto, que precisa alimentar cargas maiores, como uma entrada de osciloscópio ou de um analisador de rede (*network-analyzer*). Assim, tanto a polarização em corrente I_{BIAS} (1 μ A), como a alimentação em tensão são fornecidas à parte do filtro, no *chip*, não influenciando em nenhuma medida de consumo do filtro projetado.

O circuito seguidor de tensão (Seguidor de Saída) projetado é apresentado na Figura 3.6.1, a seguir. Ele compreende basicamente um circuito transcondutor feito com par-diferencial e cargas equilibradas para o primeiro estágio e um inversor-comum no segundo estágio.




Figura 3.6.1: Esquemático do Seguidor de Saída.

Como peculiaridades, este circuito possui transistores operando em inversão forte, com exceção dos seguidores M_{20} , M_{22} e do inversor de saída M_{21} . O transistor M_{21} foi escolhido estar em inversão fraca para melhorar a faixa dinâmica do seguidor de saída, para poder operar com modo-comum mais baixo (cerca de 100mV). Já M_{20} e M_{22} estão neste nível de inversão por melhorar a polarização DC do transcondutor. Outra técnica utilizada foi a realimentação de tensão feita com o dreno-comum M_{22} usado na compensação Miller. Com a realimentação feita através deste transistor o sinal de saída é usado na compensação, porém sem a componente de *feed-forward*, presente na compensação simples, com capacitor somente, permitindo assim o uso de um capacitor C_M menor.

A carga usada para o projeto do seguidor de saída foi de capacitância C_L variando de 10pF à 50pF e R_L de $1M\Omega$ até $1G\Omega$, que atende uma faixa prática para utilização de uma ponta de osciloscópio, como intensionado.

Capítulo 4

Resultados de Simulação

Nesta seção são mostrados os resultados típicos de simulação dos blocos projetados para o sistema do filtro passa-altas. Uma vez que a maioria dos blocos integrantes do sistema operam com correntes bem baixas, preferiu-se utilizar um simulador muito usado para projeto de circuito de baixa potência: o SMASH [26]. Este mostrou-se uma ferramenta versátil para este tipo de circuito, sendo que convergiu em praticamente todas as simulações quando comparado a ferramentas como PSPICE (usada somente para análise de ruído). Ainda, o *layout* foi feito usando-se a ferramenta CADENCE VIRTUOSO. E, devido às baixas frequências envolvidas no projeto, simulações *post-layout* não foram necessárias.

As simulações foram feitas usando o modelo Bsim3v3 para SMASH, abrangendo Transiente, Análises DC e AC juntamente com variações de processo, temperatura e polarização. Os modelos usados foram da tecnologia CMOS 0,35 μ m da AMS. A seguir, os resultados de cada bloco são mostrados em seções distintas.

4.1 Referência de Corrente PTAT

Entre suas principais características, a fonte de corrente de referência deve exibir uma corrente PTAT, com valor típico de cerca de 10nA à 27°C. Esta tem por objetivo polarizar o OP-AMP usado no filtro passa-altas assim como polarizar seu ramo de entrada. Outro importante parâmetro é seu valor em estado estacionário, que deve ser atingido em toda a faixa de polarização de tensão. Desta forma, a análise DC apresentada na Figura 4.1.1 mostra que o circuito projetado é capaz de operar com tensões de alimentação V_{DD} de 0,9V para todas as variações de processo, em temperatura ambiente. É possível também notar que o valor da corrente pode variar até 30% em processo. Por esta análise também podemos visualizar a sensibilidade das referências em relação a variação de V_{DD} , o que se mostrou satisfatório para a

aplicação. Enfim, o valor típico da corrente I_{PTAT} foi de 10nA. Simulações realizadas também para a tensão da referência V_{REF} resultou em 225mV típico.




Figura 4.1.1: Análise DC da (a) corrente I_{REF} (I_D) e (b) tensão V_{REF} (V_{REFP}) de referências, com variação de processo a 27°C.

Apesar de na aplicação primária, que é a captura de sinais de ECG, não haver a necessidade de se ter robustez em uma grande faixa de temperatura, principalmente para sistemas implantáveis, a caracterização da referência e filtros em temperatura se faz necessária, de forma a expandir a cobertura para outras aplicações. Com isto, na Figura 4.1.2 é exibido o comportamento das referências em função da temperatura, na faixa de 0°C a 100°C. Como pode ser notado, apesar de pequena, há uma diferença entre os valores das referências para alimentações de 0,9V e 1,6V que são os extremos de funcionamento. Esta diferença cai consideravelmente quando considerado uma faixa de valores (1,2V – 1,6V) em torno do valor típico de alimentação, que é 1,5V. Finalmente, o comportamento PTAT pode ser verificado para ambas as referências.




Figura 4.1.2: Análise em temperatura da corrente I_{REF} e tensão V_{REF} de referências, para processo típico e com extremos de valores de alimentação.

4.2 OP-AMP

Dentre as várias simulações necessárias para o projeto do OP-AMP, com as diferentes especificações, tiveram boa parte de seus resultados validados através de um conjunto de simulações AC. A principal função do OP-AMP no filtro é estabelecer um ponto quiescente de modo a impôr uma tensão de modo comum desejada à saída do mesmo. Outras características como consumo quiescente foram validadas por simulação DC. Seu consumo típico (que é função do valor de I_{PTAT}), validado por simulação, foi de cerca de 90nA @ 27°C.

De forma a validar algumas características, segue na Figura 4.2.1 abaixo os resultados de uma simulação feita com variação de processo, temperatura (0°C, 27°C e 100°C), valores de polarização e modo comum de entrada (150mV à 400mV), as chamadas simulações PVT (do inglês *Process, Voltage and Temperature*). Como a carga do mesmo é puramente capacitiva, considerou-se uma carga de até 50fF (equivalente à entrada do próximo estágio). Valores típicos obtidos estão sumarizados na Tabela 4.2.1, para 1,5V de alimentação. A faixa de valores resultantes da simulação PVT (exceto f_c) são apresentadas na Tabela 4.2.2. Como pode ser observado, os resultados estão dentro do esperado para o OP-AMP, para sua função dentro do sistema do filtro, apresentando baixo consumo, alto ganho DC e funcionamento em toda a faixa de polarização especificada.




Figura 4.2.1: Curvas de Bode para o OP-AMP, com variação de processo, temperatura e polarização.

Tabela 4.2.1: Valores típicos da simulação AC do OP-AMP.

Característica	Valor
Ganho DC	84,7 dB
Frequência de Corte (f_c)	3,3 Hz
GBW	49,17 kHz
Margem de Fase	53°

Tabela 4.2.2: Valores da simulação AC do OP-AMP, considerando variações PVT.

Característica	Faixa de Valores
Ganho DC	58,9 dB - 85,5 dB
GBW	11,52 kHz - 49,7 kHz
Margem de Fase	> 45°

4.3 Seguidor

O projeto do OP-AMP usado como seguidor, diferentemente do usado na polarização do filtro, tem como objetivo apenas auxiliar nos testes, assim seu consumo não foi um requisito de projeto. Operando com 1,8V de V_{DD} , seu consumo típico foi de 9,6 μ A. Com isto foi possível seu desenvolvimento com uma banda maior (valores de GBW ao menos uma década acima do OP-AMP usado no filtro) e com capacidade para uma carga típica de ponta de osciloscópio ou instrumento equivalente, como analisadores de parâmetro.

Considerando modo-comuns de 0,15V e 0,5V, simulações PVT das Curvas de Bode foram feitas. Em todos os casos, o seguidor se mostrou estável. O resultados destas simulações podem ser encontrados na Figura 4.3.1 para 0,15V de modo-comum e para 0,5V na Figura 4.3.2. Os valores típicos estão na Tabela 4.3.1 e a faixa de valores para simulação PVT resumidas na Tabela 4.3.2.




Figura 4.3.1: Análise AC, com simulação PVT do Seguidor, com modo comum de 0,15V, cargas variando de 50fF - 50pF e 1MΩ – 100MΩ.




Figura 4.3.2: Análise AC, com simulação PVT do Seguidor, com modo comum de 0,5V, cargas variando de 50fF - 50pF e 1MΩ – 100MΩ.

Tabela 4.3.1: Valores típicos da simulação AC do seguidor, com carga de 50pF e 10MΩ.

Característica	Valor [0,15V modo comum]	Valor [0,5V modo comum]
Ganho DC	97,3 dB	105 dB
Frequência de Corte (f_c)	20,8 Hz	8,51 Hz
GBW	519,6 kHz	519 kHz
Margem de Fase	35,7°	35,4°

Tabela 4.3.2: Valores da simulação AC do Seguidor (PVT).

Característica	Valor [0,15V modo comum]	Valor [0,5V modo comum]
Ganho DC	83,2 dB - 97,6 dB	98,8 dB - 106 dB
GBW	170 kHz - 602 kHz	410,3 kHz - 597,4 kHz
Margem de Fase	> 33,8°	> 30,4°

4.4 Filtros

Com os componentes do sistema projetados, a etapa final consiste nas simulações de topo necessárias para a validação do mesmo. Nesta etapa, que envolve a simulação do topo do sistema, não é crítica a simulação PVT da performance do sistema, porém um conjunto de simulações que englobem todos os parâmetros críticos para o filtro, assim como comportamento em temperatura são desejados.

Os dois filtros são analisados de forma independente, para mostrar o comportamento do sistema completo (Filtro 1) e o comportamento do filtro frente à diferentes valores para variáveis específicas, como corrente de entrada (Filtro 2).

4.4.1 Análise AC e Ruído do Filtro

A Curva de Bode é o parâmetro do filtro mais importante analisado, por mostrar seu comportamento em frequência. Simulações de processo típico, com diversas temperaturas (0°C,

27°C e 100°C) são mostradas na Figura 4.4.1 para o Filtro 1 e para o Filtro 2 na Figura 4.4.2. As variáveis na figura onde aparecem VBD referem-se ao ganho e VP à fase.




Figura 4.4.1: Análise AC do Filtro 1, com processo típico e temperaturas de 0°C, 27°C e 100°C.




Figura 4.4.2: Análise AC do Filtro 2, com processo típico e temperaturas de 0°C, 27°C e 100°C.

No caso do Filtro 1, que é o sistema completo projetado para operar com a fonte de corrente, nota-se a compensação em temperatura existente no filtro. Nenhuma variação significativa pôde ser observada, o que valida em simulação a compensação da frequência de corte f_c usando uma corrente PTAT. O ganho na banda passante para estes casos ficou em -2,9mdB e a frequência de corte em torno de 5,247Hz.

A figura para o caso do Filtro 2 é similar ao primeiro filtro. Aqui porém a entrada de corrente para o filtro (via Divisor de Bult), é a corrente PTAT, entretanto esta foi projetada para ter um valor igual ao dobro do usado no Filtro 1. Note, entretanto, que o valor do divisor para o segundo filtro é maior: 80dB. Assim, uma frequência de corte de valor ainda menor pôde ser facilmente obtida. Neste caso ficou com f_c de 0,818Hz e um ganho na banda passante de -4,7mdB. Todavia, um caso chama a atenção: a resposta do filtro para a temperatura de 100°C. A f_c para este caso ficou em pouco mais de 2Hz. Isto ocorreu devido à equiparação das correntes no ramo de entrada do filtro (I_{F1}) com as fugas existentes neste mesmo ramo. Ambas neste caso estão na ordem de alguns poucos pA. E, como mostra a Equação 3.6, $f_c = (g_{ms} + g_{ds} + g_{leak})/2\pi C_C$, um aumento da corrente de fuga acarreta em um aumento do valor da frequência de corte. Isto demonstra claramente uma limitação, de base tecnológica, para o valor mínimo da f_c desta topologia do filtro. Obviamente, como o valor da corrente de fuga dobra a cada aumento de cerca de 10°C [27], com uma aplicação implantável, pode se conseguir f_c muito menores que a mostrada.

Para determinar o valor mínimo operacional do sinal de entrada do filtro, faz-se necessário conhecer o valor do ruído introduzido pelo circuito, referenciado à entrada. Abaixo na Figura 4.4.3 encontra-se a simulação de ruído, feita com o bloco principal do filtro passa-altas, mostrando o ruído presente no circuito. Na simulação, com resultado em função frequência, temos o tensão de ruído ($V/\sqrt{\text{Hz}}$) no nó de saída do filtro, a densidade de ruído (V^2/Hz) presente à saída, a tensão de ruído referenciada à entrada e finalmente a densidade de ruído referenciada à entrada, respectivamente. O valor da tensão de ruído RMS média, referenciado à entrada, V_n , ficou em torno de 71 μ V. As simulações neste caso foram feitas usando-se o simulador PSPICE, com modelos Bsim3v3.




Figura 4.4.3: Análise de Ruído do filtro, em condições típicas e V_{DD} de 1,5V.

4.4.2 Análise DC e Transiente do Filtro

Após passar pelo filtro, o sinal de ECG será processado analógicamente ou através de algum processador digital. Em ambos os casos, a comparação deste sinal com uma referência será necessária, seja para pós-processamento analógico ou conversão analógico-digital. Assim, o *offset* do circuito deve ser levado em consideração. Na Figura 4.4.4 é mostrado o *offset* do filtro com descasamento nos seguidores de tensão e nas fontes de corrente, respectivamente. Em ambas são mostradas as condições sem descasamento, com +10% e com -10% sobre a razão de aspecto dos transistores, com uma tensão V_{DD} nominal (1,5V). Esta condição de descasamento de 10% reflete com bastante confiança um descasamento que pode ocorrer tipicamente para transistores MOS casados no *layout*. Como resultado, um *offset* de até 5mV é possível entre a referência e o modo-comum do sinal de saída do filtro.

Este tipo de descasamento é comum em muitos sistemas analógicos. Existem, entretanto, diversas técnicas para sobrepor este problema. Dentre elas, o *trimming* neste caso é o mais adequado a se implementar, uma vez que sistemas chaveados, como no caso de capacitores

chaveados, além de consumir mais corrente, podem introduzir ruído ao sinal de baixa tensão e amplitude do filtro. Assim, uma palavra digital, armazenada em memória, pode vir a servir como entrada para o controle, por exemplo, das fontes de corrente do filtro, fazendo um ajuste na tensão de *offset* e reduzindo-a a valores aceitáveis, sem prejudicar significativamente a f_c do filtro.




Figura 4.4.4: *Offset* do filtro, com descasamento nos (a) seguidores e nas (b) fontes de corrente.

Para testar o filtro, um sinal senoidal foi aplicado ao mesmo, com uma frequência bem próxima a frequência de corte de cada filtro, sendo o valor aplicado de 10mVpp, que é próximo do máximo permitido pelo circuito de forma a evitar distorções que degradem o sinal aplicado ao filtro. Assim, um sinal de 5,25Hz foi aplicado ao Filtro 1, mostrado abaixo na Figura 4.4.5. Como resposta na saída do filtro VOUT e do seguidor deste filtro Vobuf, temos uma tensão bem próxima de $10\text{mVpp}/\sqrt{2}$, validando esta frequência como sendo a frequência de -3dB do Filtro 1. O modo-comum neste caso é o valor de V_{REF} , da fonte de referência de corrente. Vale ressaltar

que as simulações mostradas foram feitas em um caso extremo de alimentação (0,9V), entretanto outros valores foram simulados para completar a validação.

Outro ponto a se notar é o baixo *offset* sistemático, entre os sinais de saída do filtro e do seguidor. Este valor, observado em simulação, é de algumas dezenas de μV . Analogamente, para o Filtro 2, foi colocado um sinal de mesma amplitude e frequência de 0,82Hz, que é próxima do valor da frequência de corte do mesmo. O resultado é apresentado na Figura 4.4.6 abaixo. Como nota-se, o resultado, em sub-hertz, foi semelhante ao obtido pelo Filtro 1, comprovando os resultados da simulação AC realizada.




Figura 4.4.5: Saídas do filtro e seguidor do Filtro 1, com uma senóide de 5,25Hz aplicada à entrada, 0,9V V_{DD} e V_{REF} como modo-comum.




Figura 4.4.6: Saídas do filtro e seguidor do Filtro 2, com uma senóide de 0,82Hz aplicada à entrada, 0,9V V_{DD} e 0,4V como modo-comum.

Como a aplicação primária para o filtro é para sinais de ECG, torna-se necessária uma validação que inclua o sinal. Para emular os sinais de ECG, um padrão internacional é utilizado [28], simples de ser reproduzido em simulação e simulado em laboratório. Este padrão, basicamente, é uma onda triangular com amplitude variando de 0,2mV até 3,2mV para o canal atrial e de 0,4mV até 6,4mV para o canal ventricular [29]. O tempo de subida é de 2ms e o tempo de descida de 13ms.

Para testar este padrão no filtro desenvolvido, foi usado o Filtro 2, que possui uma frequência de corte padrão para ECG, em sub-hertz. Primeiramente, um sinal de 0,2mVpp (menor amplitude) foi aplicado na entrada, V_{INPUT} , e os sinais na saída do filtro, V_{OUT_B} , e na saída do seguidor, V_{OBUF_B} , foram observados. O resultado é mostrado na Figura 4.4.7 abaixo. O sinal de saída do filtro segue o sinal de entrada, como esperado, a menos do *offset* do filtro, que é cerca de 50 μ V. O sinal equivalente de alta amplitude, 6,4mVpp, foi também aplicado e o resultado, mostrando a capacidade do filtro em lidar com estes sinais, consta na Figura 4.4.8.

Distorção no sinal é um fator crítico em filtros, e para avaliá-la no circuito projetado, uma simulação, com sinal senoidal aplicado de 50Hz, foi feita em condições típicas. Como resultado, com até dez harmônicas consideradas, a distorção harmônica total THD (*Total Harmonic*

Distortion) foi de 0,29%. Para efeito comparativo, em sinais de áudio, um THD < 1% é considerado aceitável para um som de alta-fidelidade [30].




Figura 4.4.7: Saídas do filtro e seguidor do Filtro 2, com o padrão ECG (CENELEC) de baixa amplitude aplicado à entrada, 0,9V V_{DD} .



Figura 4.4.8: Saídas do filtro e seguidor do Filtro 2, com o padrão ECG (CENELEC) de alta amplitude aplicado à entrada, 0,9V V_{DD} .

Capítulo 5

Resultados Experimentais

Nesta seção são apresentados e discutidos os resultados de caracterização do sistema de filtros passa-altas, fabricando usando tecnologia AMS CMOS 0,35 μm . A seguir, a microfotografia do *chip* fabricado, com indicações de cada bloco componente do sistema.




Figura 5.1: Microfotografia do *chip*, sendo: 1. Referência de Corrente, 2. Divisores de Bult, 3. OP-AMP, 4. Seguidor de Saída, 5. Capacitor de Entrada C_C e 6. MOS para Teste de Corrente de Fuga.

Para polarização do circuito e teste da maior parte dos blocos foi utilizado o analisador de parâmetros B1500A da Agilent Technologies. Por ser um circuito de baixo consumo (mesmo com os dois seguidores de saída), o analisador pôde alimentá-los, permitindo uma medida precisa e sem interferências. Sempre que possível as medidas foram realizadas com o *fixture* fechado, de modo a minimizar interferências nas medidas. Os blocos Referência de Corrente e Divisor de Corrente foram testados separadamente. Com o sistema funcionando, os dois filtros foram testados independentemente. Ainda, para muitos testes, foi utilizado um osciloscópio de dois canais, com uma banda de 100MHz.

Um total de dez amostras foram utilizadas para as medidas, como será mostrado nas seções seguintes. As medidas mostradas, quando não mencionadas, foram realizadas na Amostra 1.

5.1 Referência de Corrente e Divisor de Bult

A parte mais importante deste bloco é a referência de corrente, que é usada na polarização do OP-AMP e, mais importante, usada no ramo de entrada, sendo determinante para o valor da frequência de corte do filtro. Assim, seu valor deve ser o mais constante possível em toda a faixa de polarização. Na Figura 5.1.1 abaixo, foi feita uma varredura na alimentação V_{DD} do *chip*, com incrementos lentos em seu valor, de tal forma que pode ser considerada desprezível qualquer alteração oriunda de transientes de tensão. A media é feita pelo equipamento após estabilização de cada valor de tensão. O gráfico apresentado mostra que a corrente medida (aqui vale o dobro da corrente PTAT I_{REF}) atinge seu valor final por volta de 800mV de alimentação. O valor típico da fonte então, medido a 1,5V de V_{DD} , é de 11,3nA, levado a um valor de 5,65nA da corrente I_{REF} , pouco mais da metade do valor típico projetado (10nA). Esta medida é feita mantendo-se o pino de saída dessa corrente no terra (dreno do transistor PMOS de saída), enquanto a alimentação é variada.

Outra medida feita foi a varredura do V_{DS} de um dos transistores do Divisor de Bult do Filtro 2, como exibido na Figura 5.1.2 abaixo. O valor apresentado foi cerca de 22pA, abaixo dos

40pA obtidos em simulação, porém condizente com o valor obtido acima que para I_{REF} , o que valida o circuito Divisor de Bult. Baseados no valor real medido em I_{REF} , o valor esperado para esta corrente no ramo do divisor seria de 22,6pA.




Figura 5.1.1: Medida do dobro da corrente de referência PTAT em função de V_{DD} .




Figura 5.1.2: Medida do ramo de 40pA do divisor de Bult em função de V_{DS} .

5.2 Transistores Unitários – Medida de Corrente de Fuga

A preocupação sempre recorrente em circuitos que operam com correntes muito baixas (pA e fA) está relacionada com o valor das correntes de fuga existentes nas junções do circuito. Alguns estudos, embora poucos, têm sido feitos neste sentido, inclusive nesta tecnologia AMS

CMOS $0,35\mu\text{m}$ utilizada [24]. De forma a obter medidas com valores das grandezas dessa fuga, na tecnologia presente, mesmo que com um pequeno espaço amostral, nos dá uma visão mais precisa da influência das mesmas no circuito projetado.

Para atender tal objetivo, duzentos transistores com o valor igual aos da fonte de corrente de referência (e dos divisores de Bult), foram colocados em paralelo. Diferentemente do circuito usado em [24], aqui os pads utilizados nas medidas não possuíam proteções ESD, o que diminui o erro causado por sua influência na medida, mesmo que minimizado pela utilização de diversos transistores em paralelo.

Primeiramente, para se ter uma idéia do comportamento do transistor, uma curva $I_D \times V_{GS}$ foi traçada, como mostra a Figura 5.2.1, mantendo-se V_{DS} em 100mV . Note que somente para valores de V_{GS} menores que -200mV é que temos uma estabilização da corrente de fuga, atingindo seu menor valor. Técnicas usam desta configuração, fazendo a tensão no gate menor que o substrato, para poder cortar a condução do transistor mais eficientemente, reduzindo sua fuga. No gráfico apresentado, as curvas mais baixas para as mais altas são, respectivamente, 27°C , 50°C e 85°C .




Figura 5.2.1: Curva $I_D \times V_{GS}$ de 200 transistores unitários.

Agora, aplicando um V_{GS} igual à 0V nos transistores em paralelo, varremos o V_{DS} do mesmo, obtendo a curva da Figura 5.2.2, com a corrente de fuga destes transistores a temperatura ambiente. Tomando $V_{DS} @ 1\text{V}$ como referência, o valor retirado do gráfico é de $8,6\text{pA}$ para 200 transistores, o que dá cerca de 43fA para o transistor unitário, a temperatura ambiente.

Note que de posse deste valor, pode-se adotar critérios para projeto como, por exemplo, um erro máximo aceitável para a frequência de corte a determinada temperatura. No caso apresentado, se for admissível um erro de 10%, tem-se que uma corrente de polarização I_{F1} de no mínimo 500fA é aceitável. Isto pode ser tomado como base para o dimensionamento do capacitor do filtro na aplicação desejada.




Figura 5.2.2: Corrente de Fuga para 200 transistores unitários @ 27°C.

Para se ter uma visão mais abrangente da corrente de fuga e suas variações, foram feitas medidas nas 10 amostras caracterizadas, sendo as mesmas tomadas a temperatura ambiente (próxima de 27°C) e a 85°C. Com isso, tem-se uma idéia da média destas fugas e seu desvio. Além disso, podemos observar a diferença dessas correntes em temperatura. Todos os dados estão sumarizados na Tabela 5.2.1, abaixo. Esta tabela contempla ainda, uma medida de erro que é a diferença do obtido em alta temperatura, com o esperado segundo a teoria. Vale ressaltar ainda que as medidas no valor da temperatura possuem erros que podem chegar a cerca 5%. Os dados apresentados já são calculados para o valor equivalente ao transistor unitário. A média das correntes de fuga a temperatura ambiente foi de 46,2fA por transistor unitário e este valor sobe para 3,43pA quando em 85°C.

Tabela 5.2.1: Corrente de Fuga nos Transistores Unitários em Várias Amostras (V_{DS} de 1V).

Amostra	Fuga @ 27°C (fA)	Fuga @ 85°C (pA)	Erro (%) ¹
1	43,0	2,94	22,6

2	47,5	3,38	27,5
3	42,0	3,15	34,6
4	48,5	3,28	21,2
5	52,0	3,70	27,7
6	48,0	3,47	29,6
7	43,0	3,43	43,0
8	47,0	3,86	47,2
9	43,0	3,73	55,7
10	48,5	3,41	26,0
Média (\bar{x})	46,2	3,43	-
Desvio Padrão (σ)	3,3	0,28	-

¹ Erro relativo à expectativa teórica, no qual o fuga dobra a cada aumento de 10°C [17].

5.3 Filtro

Entre as medidas relacionadas ao sistema completo do filtro foram feitas, medidas DC, transiente e AC com o auxílio do osciloscópio, como detalhado abaixo. Estas medidas englobam o conjunto necessário para a validação do circuito proposto.

O consumo total, com os dois filtros ligados e funcionais é mostrado na Figura 5.3.1, com uma varredura da tensão de alimentação de 0V até 1,6V. O consumo, é cerca de 190nA para condições típicas, sendo I_{REF} de cerca de 5,65nA, o que leva a um valor pouco maior para o filtro incluindo a fonte de referência. Também é possível observar o início do funcionamento do circuito com pouco mais de 800mV de alimentação. Porém, em uma especificação de projeto, para garantir certa margem de segurança, um valor ligeiramente superior deve ser escolhido como valor mínimo, já que estes resultados são típicos. Razão pela qual, o sistema proposto valida a proposta inicial de funcionamento a partir de 0,9V de alimentação.




Figura 5.3.1: Consumo de V_{DD} com os dois filtros.

Para traçar as Curvas de Bode do circuito, normamente é utilizado um Analizador de Rede. Porém, a disponibilidade de tais analisadores, que operem com frequências bem baixas (a partir de DC) é limitada. Assim, a alternativa para a validação AC do filtro foi traçar as Curvas de Bode ponto-a-ponto, com o auxílio de um osciloscópio de dois canais.




Figura 5.3.2: Frequência de Corte do Filtro 1, Amostra 1 @ 27°C, 0,9V.

Como mostra da aplicação de um sinal senoidal no filtro, além de explicar o funcionamento deste teste, temos a Figura 5.3.2 acima. Nela, um sinal senoidal de 10mVpp (amarelo) é aplicado a entrada do filtro. À saída, um sinal (azul) de 7,08mVpp aparece, o que equivale aproximadamente ao valor de tensão na frequência de corte ($10\text{mVpp}/\sqrt{2}$). Com isto e, medindo o período do sinal, temos a frequência de 2,1Hz, que é a frequência de corte medida a 27°C do Filtro 1, da Amostra 1. A fase é medida também neste gráfico do osciloscópio e calculada a partir da relação com o período total do sinal.




Figura 5.3.3: Diagrama de Bode medido, do Filtro 1 (Amostra 1).

Usando este método para medida do ganho e fase de um determinado sinal aplicado ao filtro, foi possível montar a Curva de Bode do referido circuito. Assim, o ganho e fase do Filtro 1, Amostra 1, foram obtidos para as temperaturas de 27°C, 50°C e 85°C, mostrados nos gráficos da Figura 5.3.3, acima. Para cada temperatura foram tomados 9 pontos, sendo suficientes para determinar as importantes características das Curvas de Bode, como ganho na banda passante,

frequência de corte, atenuação abaixo da frequência de corte, além da mudança da fase. Como pode se observar, as curvas para as três temperaturas medidas são praticamente as mesmas, o que nos leva a ter a mesma frequência de corte para todas, a menos dos erros da medida (com instrumento calibrado os erros são de 0,2mV e 20ms, nas escalas utilizadas). Isto, comprova a teoria desenvolvida para projeto do circuito, que prevê a compensação em temperatura do filtro. Esta característica é importante pois facilita o projeto do circuito *trimming* para um projeto que envolva produção, ou mesmo quando necessário.




Figura 5.3.4: Diagrama de Bode medido, do Filtro 2 (Amostra 1).

As mesmas medidas foram realizadas para o Filtro 2, da mesma Amostra 1. Este filtro, alimentado externamente com a corrente de referência PTAT e, com as variações de processo, possui uma frequência de corte bem inferior, com valor da frequência de corte em torno de 0,08Hz. O resultado é mostrado acima na Figura 5.3.4, que exibe também outro comportamento esperado: um desvio na curva para alta temperatura (85°C). Este desvio, que desloca a frequência

de corte para um valor mais alto, é devido as correntes de fuga já serem equiparáveis a corrente no ramo de entrada/saída do filtro. Porém, para aplicações que envolvam temperaturas de até 50°C, observa-se que o erro existente é aceitável. Isto mostra claramente onde está o limiar de utilização para esta topologia.

Outra característica importante, como mostrada pela Equação 3.8, $f_c \approx qI_{F1}/2\pi kTC_C$, é a variação diretamente proporcional da frequência de corte em função da corrente de polarização de entrada/saída do filtro, I_{F1} . Dados experimentais obtidos para esta característica são exibidos na Figura 5.3.5 abaixo, juntamente com uma reta correspondente à esta resposta. Como é possível notar, a resposta em função desta corrente é linear por aproximadamente uma década, o que implica em um controle linear proporcional da frequência de corte por até uma década.




Figura 5.3.5: Variação da Frequência de Corte em Função da Corrente de Polarização (0,9V).

Testes para medir a frequência de corte, a corrente e tensão de referência PTAT foram feitos em todas as amostras. O resultado é listado na Tabela 5.3.1 abaixo, juntamente com a média e o desvio padrão de cada parâmetro. Como pode ser observado, o parâmetro que mais variação

sofreu foi a corrente PTAT, enquanto que o menor desvio foi apresentado pela tensão de referência PTAT V_{REF} . Essa tensão foi medida com o uso do seguidor de tensão, sem aplicar um sinal de entrada. O desvio da frequência de corte do filtro foi ligeiramente superior a 14%, ressaltando que as amostras pertencem a um mesmo lote, dando apenas uma idéia da variação, mas não correspondendo a uma variação real encontrada em produção.

É necessário apontar ainda que, para algumas amostras, como 4 e 5, mesmo com a corrente PTAT sendo quase iguais, apresentam um desvio relativamente grande com relação a frequência de corte. Isto ocorre, por que a mesma é dependente do capacitor de acoplamento AC, o qual não possui compensação e pode apresentar desvios de processo de até 30% (dependendo da tecnologia utilizada).

Tabela 5.3.1: Frequência de Corte, Tensão e Corrente PTAT em Várias Amostras (0,9V).

Amostra	f_c - Filtro 1 (Hz)	V_{REF} (mV)	I_{PTAT} (nA)
1	2,1	230	5,62
2	2,4	218	7,14
3	2,0	229	7,12
4	2,25	226	7,74
5	3,0	221	7,76
6	2,1	209	5,63
7	2,6	226	8,65
8	2,2	231	6,67
9	1,9	212	5,57
10	2,25	225	7,13
Média (\bar{x})	2,28	222,7	6,90
Desvio Padrão (σ)	0,322	7,6	1,04

Como última análise experimental realizada no sistema do filtro, aplicou-se o padrão CENELEC [28,29] ao Filtro 2, como feito em simulação, de forma a avaliar se a resposta do mesmo é apta a um sinal padrão de ECG. A frequência de corte do Filtro 2 se encontra em sub-hertz, com cerca de 0,18Hz, com tensão de modo-comum de 0,4V. A tensão de alimentação do filtro, V_{DD} , é de 0,9V. Nas figuras a seguir, o Canal 1 do osciloscópio representa o sinal de

entrada (amarelo) e o Canal 2 representa o sinal de saída do filtro (após o seguidor, em azul). As curvas foram intencionalmente sobrepostas para mostrar mais claramente a semelhança no comportamento dos sinais e, para comparar a existência de distorções. O sinal de entrada foi colocado com modo-comum de 0V, apesar de obter-se a mesma resposta para diversos modos-comum, devido à entrada capacitiva. Aqui vale discutir que o máximo modo-comum de entrada permitido, está limitado à tecnologia. E, a limitação do mesmo, pode ocorrer com o emprego de circuito de proteção à entrada, evitando danos ao capacitor de acoplamento.

Abaixo, na Figura 5.3.6 está a forma de onda de entrada e resposta do Filtro 2 a um sinal padrão ECG de baixa amplitude. Apesar de o mínimo do padrão ser cerca de $200\mu\text{Vpp}$, experimentalmente só foi possível aplicar um sinal de 2mVpp . Mesmo assim, é possível notar a resposta satisfatória do filtro para esta amplitude e mesmo com baixos valores de $\Delta V/\Delta t$. Para poder aplicar um sinal desta magnitude, equipamentos de geração e leitura destes sinais apropriados são necessários, de forma a não obter medidas equivocadas.




Figura 5.3.6: Sinal Padrão de ECG de Baixa Amplitude do Filtro 2, Amostra 1 @ 27°C, 0,9V.

Agora, um sinal de alta amplitude, segundo a norma CENELEC, padrão ECG, é aplicado ao novamente ao Filtro 2, exibido na Figura 5.3.7 abaixo. O sinal do filtro, agora imposto com o sinal de modo-comum de 0,4V, acompanha o sinal de entrada, validando o filtro como componente para tratamento de sinais de ECG.




Figura 5.3.7: Sinal Padrão de ECG de Alta Amplitude do Filtro 2, Amostra 1 @ 27°C, 0,9V.

5.4 Comparação de Resultados: Simulados x Experimentais

De forma a melhor avaliar o projeto do filtro passa-altas de baixa potência, um comparativo entre dados de simulação e resultados experimentais obtidos, dos principais parâmetros, se faz necessário. Esta comparação serve de base ainda para validação das ferramentas de projeto

utilizadas para circuitos que envolvam constantes de tempos elevadas, e circuitos operando com muita baixa potência. Os comparativos dos principais parâmetros analisados estão sumarizados na Tabela 5.4.1, a seguir.

Tabela 5.4.1: Comparativo das Principais Características (Simulação x Experimental).

Componente	Valor Simulado (Típico)	Valor Medido (Amostra 1)	Valor Medido (Média)
I_{PTAT}	10,4nA	5,62nA	6,90nA
$Bult40pA$ ¹	40pA	22pA	-
V_{REF}	225mV	230mV	222,7mV
f_c ²	5,24Hz	2,1Hz	2,28Hz

¹ Função da corrente I_{PTAT} .

² Função da corrente I_{PTAT} e capacitor de acoplamento C_C .

Como é possível notar, o parâmetro que mais desviou dos valores simulados para os medidos foi o valor da corrente I_{PTAT} . Isto influenciou nas diferenças da corrente $Bult40pA$ e frequência de corte f_c . Apesar disto, este parâmetro é facilmente medido e ajustado via *trimming*, em um processo de fabricação destinado à produção. Conseqüentemente, o restante dos parâmetros, dependentes do mesmo, são também ajustados. Isto tudo é dependente da aplicação. Outra alternativa é deixar o projeto do maior valor de I_{PTAT} como mais baixo que o desejado, garantindo uma f_c sempre menor e capaz de processar os sinais desejados. Entretanto, esta alternativa reduz a temperatura máxima na qual o filtro é capaz de operar. Assim, o ideal é sempre o filtro operar com sua corrente ótima.

Capítulo 6

Conclusões e Perspectivas Futuras

O trabalho desenvolvido mostrou uma nova maneira de se implementar através de um projeto relativamente simples, filtros passa-altas totalmente integráveis, com frequências de corte em sub-hertz. Ainda, o filtro proposto completo possui consumo pouco maior que 100nA e tensão de operação a partir de 0,9V. Isto leva a um consumo em torno de 100nW. Todas estas características tornam o filtro proposto uma opção para utilização em circuitos compactos e implantáveis (como marcapasso), permitindo uma menor invasão e longa duração da bateria, nestas aplicações.

Muito pôde ser aprendido com o desenvolvimento deste projeto, incluindo etapas de especificação e detalhamento dos blocos componentes do sistema do filtro, seguido de projeto elétrico considerando condições práticas de produção que inclui simulações parasitas e de variações com processo. Em suma, todas as etapas pertinentes ao desenvolvimento de circuitos integrados foram todas realizadas, incluindo projeto, simulação, *layout* e validação experimental. A parte de projeto incluiu pesquisa dos requisitos para desenvolvimento do sistema, tais como tensão de operação, consumo, frequência de operação, seguida do equacionamento e desenvolvimento elétrico dos blocos do sistema proposto. Por fim, utilizando-se de várias ferramentas para projeto, o sistema e cada um dos seus blocos componentes foram simulados e ajustados para se obter as respostas e atender aos parâmetros desejados. Cuidados foram observados em ambas as etapas, projeto e simulação, no projeto de transistores críticos do filtro, que devido à baixa corrente de polarização (cerca de 10pA típico). Em seguida, o *layout* de cada bloco e do *chip* como um todo foram realizados, observando-se as regras para produção de um bom *layout*, de forma a minimizar descasamentos e elementos parasitas. Por fim, uma detalhada caracterização dos blocos componentes do sistema, quando possível e, do sistema de filtros desenvolvido, permitiu validar o filtro proposto, comprovando sua aplicação prática.

Um fator crítico no projeto de circuitos de baixa corrente, como explicado, é a corrente de fuga presente nas junções. Assim, um estudo experimental foi realizado em paralelo, com transistores de mesma dimensão dos utilizados no filtro, permitindo um estudo mais profundo

destas fugas, para se ter uma base das parasitas existem neste tipo de projeto. Este estudo, no que tange a valores da corrente, foi mais abrangente do que os gerais existentes na literatura, uma vez que nenhuma estrutura parasitária à medida (como estruturas de proteção ESD) foi utilizada. Este estudo permitiu avaliar sua influência no circuito (como no caso do Filtro 2, à 85°C), assim como avaliar seu comportamento em temperatura, algo sempre em discussão quando o assunto é corrente parasita. Como observado para o transistor utilizado (0,8 μ m/10 μ m) a corrente de fuga em temperatura ambiente chega a cerca de 50fA, podendo alcançar 4pA em 85°C.

Por fim, alguns valores sofreram variações significativas na caracterização experimental quando comparados com os valores de projeto e simulação. Entretanto, como apontando, estes desvios podem ser sobrepostos por vários meios, entre eles *trimming* em processo de produção, ou mesmo um projeto observando-se a condição de pior caso. Uma comparação entre os valores simulados e resultados experimentais mostrou que os resultados obtidos foram próximos ao esperando. Frequência de corte de 0,08Hz foram obtidos experimentalmente, frente aos 0,8Hz simulados, porém condizentes com as variações encontradas (corrente de referência PTAT e capacitor de acoplamento de 50pF). O controle da frequência de corte em função da corrente de polarização, também foi validado de forma satisfatória experimentalmente, permitindo um ajuste linear proporcional de até uma década. A compensação em temperatura através da utilização de uma corrente de referência PTAT (10nA típico) foi comprovada experimentalmente.

Como desenvolvimento futuro deste projeto, algumas frentes podem ser delineadas. Uma consiste no desenvolvimento de componentes ou blocos que auxiliem na diminuição da variação do processo que afeta os componentes do filtro. Isto pode ser feito, por exemplo, através da compensação em processo da corrente I_{PTAT} e também através do chaveamento automático de capacitores de acoplamento AC à entrada do filtro. Outra frente é a de aumentar a faixa dinâmica do filtro. Isto pode ser feito através de mudanças na topologia de entrada/saída do filtro, como impôr uma componente da impedância de entrada como sendo g_{ds} ao invés do g_{ms} atual. Isto, entretanto, implicaria em um estudo para compensar o filtro em temperatura, uma vez que a compensação atual é baseada no g_{ms} de entrada do filtro. Isto tudo, tentando manter uma corrente baixa de polarização, que auxilia na obtenção de alta impedância, necessária para operação em sub-hertz, e baixo consumo, essencial para circuitos implantáveis e operados a bateria. Ainda, um estudo de utilização desta topologia como filtro passa-baixas e passa-faixa.

Referências Bibliográficas

- [1] Prutchi, D.; Norris, M. - “Design and Development of Medical Electronic Instrumentation”, Wiley, 2005.
- [2] Aksela, M. - “ECG Filtering”, www.cis.hut.fi/Opinnot/T-61.6010/s04/local/aksela.ppt - Visitado em Janeiro, 2011.
- [3] Dash, P. K. - “Electrocardiogram Monitoring”, *Indian J. Anaesth*, 2002, pp. 251-260.
- [physio] Li, Y.; Poon, C. C. Y.; Zhang, Y. T. - “Analog Integrated Circuits Design for Processing Physiological Signals”, *IEEE Reviews in Biomedical Engineering*, vol. 3, 2010, pp. 93-105.
- [4] Arnaud, A.; Fiorelli, R.; Montoro, C. G. - “Nanowatt, Sub-nS OTAs, With Sub-10-mV Input Offset, Using Series-Parallel Current Mirrors”, *IEEE Journal of Solid-State*, vol. 41, no. 9, Sept. 2006, pp. 2009-2018.
- [5] Yodprasit, U.; Ngarmnil, J. - “Micropower Transconductor for Very-Low Frequency Filters”, *IEEE Asia-Pacific on Circuits and Systems*, Chiangmai, Nov. 1998.
- [6] Veeravalli, A.; Sánchez-Sinencio, E.; Silva-Martínez, J. - “A CMOS Transconductance Amplifier Architecture With Wide Tuning Range for Very Low Frequency Applications”, *IEEE Journal of Solid-State*, vol. 37, no. 6, Jun. 2002, pp. 776-781.
- [7] Stotts, L. J.; Infinger, K. R.; Babka, J.; Genzer, D. - “An 8-bit Microcomputer with Analog Subsystems for Implantable Biomedical Application”, *IEEE Journal of Solid-State*, vol. 24, no. 2, Apr. 1989, pp. 776-781.
- [8] Silva-Martínez, J.; Salcedo-Suñer, J. - “IC Voltage-to-Current Transducers with very-small Transconductance”, *Analog Integrated Circuit and Signal Processing*, vol. 13, no. 3, Oct. 1997, pp. 285-293.
- [9] Silva-Martinez, J.; Solis-Bustos, S. - “Design considerations for high performance very low frequency filters”, *Proceedings of IEEE International Symposium on Circuits and Systems*, Orlando, 1999, pp. 648-651.
- [10] Tumati, S. - “Design of Large Time-Constant Switched-Capacitor Filters for Biomedical Applications”, Thesis of Master of Science, Texas A&M University, Dec. 2004.
- [11] Haddad, S. A. P. - “Ultra Low-Power Biomedical Signal Processing – An Analog Wavelet Filter Approach for Pacemakers”, Tese de Doutorado - Technische Universiteit Delft, 2006.

- [12] Lee, S. Y.; Cheng, C. J.; Wang, C. P.; Kao, W. C. - “Low-power signal processing devices for portable ECG detection”, Proceedings 25th Annual International Conference IEEE EMBS, Canada, 2008, pp. 1683-1686.
- [13] Hsu, C. L.; Ho, M. H.; Wu, Y. K.; Chen, T. H. - “Design of low-frequency low-pass filters for biomedical applications”, Proceedings Asia Pacific Conference IEEE Circuits and Systems, Singapore, 2006, pp. 690-695.
- [14] Zele, R. H.; Allstot, D. J. - “Low-Power CMOS Continuous-Time Filters”, IEEE Journal on Solid-State Circuits, vol. 31, no. 2, Feb. 1996, pp. 157-168.
- [15] Agostinho, P. R.; Haddad, S. A. P.; De Lima, J. A.; Serdijn, W. A. - “An ultra low power CMOS pA/V transconductor and its application to wavelet filters”, Analog Integrated Circuits and Signal Processing, vol. 57, Jun. 2008, pp. 19-27.
- [16] “Artificial Pacemaker”, http://en.wikipedia.org/wiki/Artificial_pacemaker - Visitado em Janeiro, 2011.
- [17] Roy, K.; Mukhopadhyay, S.; Mahmoodi-Meimand, H. - “Leakage Current Mechanisms and Leakage Reduction in Deep-Submicrometer CMOS Circuits”, Proceedings of The IEEE, vol. 91, no. 2, Feb. 2003, pp. 305-327.
- [18] Bakiga, J. - Modern Power Devices, John Wiley & Sons, 1987.
- [19] Cunha, A. I. A.; Schneider, M. C.; Montoro, C. G. - “An MOS Transistor Model for Analog Circuit Design”, IEEE Journal of Solid-State, vol. 33, no. 10, Oct. 1998, pp. 1510-1519.
- [20] Montoro, C. G.; Schneider, M. C. - MOSFET Modeling for Circuits Analysis and Design, World Scientific Publishing, 2007.
- [21] Rossi, C.; Schneider, M. C.; Montoro, C. G. - “PTAT Voltage Generator Based on an MOS Voltage Divider”, Proceedings of NSTI Nanotechnology Conference and Trade Show, vol. 3, 2007, pp. 625-628.
- [22] Galeano, E. M. C.; Schneider, M. C.; Montoro, C. G. - “An Ultra-Low-Power Self-Biased Current Reference”, Proceedings of SBCCI, Sept. 2004, pp. 147-150.
- [23] Bult, K.; Geelen, G. J. G. M. - “An inherently Linear and Compact MOST-Only Current Division Technique”, IEEE Journal of Solid-State, vol. 27, no. 12, Dec. 1992, pp. 1730-1735.
- [24] Linares-Barranco, B.; Serrano-Gotarredona, T. - “On the Design and Characterization of Femtoampere Current-Mode Circuits”, IEEE Journal of Solid-State, vol. 38, no. 8, Aug. 2003, pp. 1353-1363.

- [25] De Lima, J. A.; Dualibe, C. - “A Linearly Tunable Low Voltage CMOS Transconductor With Improved Common-Mode Stability and It’s Application to gm-C Filters”, IEEE Transactions on Circuits and Systems – II: Analog and Digital Signal Processing, vol. 48, no. 7, Jul. 2001, pp. 649-660.
- [26] “DOLPHIN - SMASH Analog, Logic and Mixed-Signal Simulation”, www.dolphin.fr/medal/smash/smash_overview.php - Visitado em Fevereiro, 2011.
- [27] Oskuii, S. T. - “Comparative study on low-power high-performance flip-flops”, <http://liu.diva-portal.org/smash/get/diva2:19406/FULLTEXT01> - Visitado em Fevereiro, 2011.
- [28] “European Committee for Electrotechnical Standardization”, <http://www.cenelec.eu/Cenelec/Homepage.htm> - Visitado em Fevereiro, 2011.
- [29] Spiller, L. H. - “Filtro OTA-C de Baixa Potência Aplicado a um Detector de Atividade Cardíaca”, Dissertação de Mestrado, UFSC, 2005.
- [30] “Total harmonic distortion”, http://en.wikipedia.org/wiki/Total_harmonic_distortion - Visitado em Fevereiro, 2011.

7 Anexos

Anexo 1: Dimensionamento dos Circuitos

O sistema foi projeto com dois filtros, de forma a possibilitar diferentes medidas e poder caracterizar de forma mais ampla os componentes do filtro. Os componentes utilizados foram os mesmos (OP-AMP, Seguidor de Saída, Referência de Corrente Comum), exceto pelo divisor de corrente de Bult. A Tabela A.1.1 lista o dimensionamento dos componentes do OP-AMP utilizado na polarização do filtro, enquanto que a Tabela A.1.2 lista os valores para os componentes do Seguidor de Saída usado nas medidas. Tabelas A.1.3, A.1.4 e A.1.5 listam os valores dos componentes da Referência de Corrente, dos Divisores de Bult e dos Filtros, respectivamente. Tabela A.1.6 contém as dimensões físicas de cada bloco.

Tabela A.1.1: Dimensões/Valores dos Componentes do OP-AMP.

Componente(s)	Razão de Aspecto (W/L) ou Valor
M_{1-2}	100 μ m/3 μ m
M_{3-4}	10 μ m/15 μ m
M_{5-8}	15 μ m/3 μ m
M_{9-10}	3 μ m/15 μ m
M_{11-12}	15 μ m/3 μ m
M_{13-16}	5 μ m/3 μ m
M_{17-19}	10 μ m/6 μ m
M_{20}	5 μ m/15 μ m
C_M	800fF

Tabela A.1.2: Dimensões/Valores dos Componentes do Seguidor de Saída.

Componente(s)	Razão de Aspecto (W/L) ou Valor
M ₁₋₂	20μm/2,5μm
M _{3,5}	8μm/5μm
M _{4,6}	16μm/5μm
M _{7-8,10-11}	10μm/5μm
M ₉	5μm/20μm
M ₁₂₋₁₄	6μm/15μm
M ₁₅	3μm/15μm
M ₁₆₋₁₇	10μm/6μm
M ₁₈	5μm/6μm
M ₁₉	25μm/6μm
M ₂₀	40μm/0,5μm
M ₂₁	40μm/0,8μm
M ₂₂	8μm/0,35μm
C _M	2,2pF
C _L (Interno)	400fF

Tabela A.1.3: Dimensões/Valores dos Componentes da Referência de Corrente.

Componente(s)	Razão de Aspecto (W/L) ou Valor
M _{A1}	40μm/10μm
M _{A2}	5μm/10μm
M _B	2μm/50μm
M _C	30μm/0,5μm
M _{S1}	5μm/10μm
M _{S2}	5μm/2μm
M _M	10μm/10μm
C ₁	1pF

Tabela A.1.4: Dimensões/Valores dos Componentes dos Divisores de Bult.

Componente	Razão de Aspecto (W/L) ou Valor
M	0,8 μ m/10 μ m
Bult 1 (Atenuação)	60dB
Bult 2 (Atenuação)	80dB

Tabela A.1.5: Dimensões/Valores dos Componentes dos Filtros (Sistema).

Componente(s)	Razão de Aspecto (W/L) ou Valor
M _F	0,8 μ m/10 μ m
C _C	50pF

Tabela A.1.6: Dimensões – Circuitos do Filtro.

Componente(s)	Área (μm x μm)
OP-AMP	88 x 152
Seguidor de Saída	92 x 155
Referência de Corrente	69 x 147
Divisor de Bult 1	58 x 42
Divisor de Bult 2	85 x 37,5
Filtros Passa-Altas (1 e 2)	750 x 350
200 Transistores MOS (10 μ m x 0,8 μ m)	160 x 85

Anexo 2: Microfotografias do Circuito Projetado

O *layout* do sistema não foi feito de forma a otimizar espaços no *chip*, ao contrário foi feito de forma a obter uma rápida integração. Assim, o espaço ocupado pelo filtro é melhor representado somando-se os tamanhos individuais, como consta na Tabela A.1.6. As figuras a seguir mostram o *chip* projetado e cada bloco individualmente.




Figura A.2.1: Microfotografia da Fonte de Corrente de Baixa Potência.




Figura A.2.2: Microfotografia do OP-AMP.




Figura A.2.3: Microfotografia do Seguidor de Saída.




Figura A.2.4: Divisores de Bult e Espelho de Corrente (para polarização do OP-AMP).



Figura A.2.5: Transistores NMOS para Teste de Corrente de Fuga.