



Autor: Walter Luis Terçariol

Orientador: Prof. Dr. José Antonio Siqueira Dias

Dissertação de Mestrado apresentada à Faculdade de Engenharia Elétrica e de Computação como parte dos requisitos para a obtenção do título de Mestre em Engenharia Elétrica. Área de concentração: Eletrônica, Microeletrônica e Optoeletrônica.

Banca Examinadora

Prof. Dr. José Antonio Siqueira Dias (presidente) — FEEC/UNICAMP Prof. Dr. Sandro Augusto Pavlik Haddad — Unb Prof. Dr. Elnatan Chagas Ferreirambro — FEEC/UNICAMP

> Campinas – SP 1 de Julho de 2011

FICHA CATALOGRÁFICA ELABORADA PELA BIBLIOTECA DA ÁREA DE ENGENHARIA E ARQUITETURA - BAE - UNICAMP

T27c	Terçariol, Walter Luis Controle de slew-rate nas transições digitais em um bus LIN automotivo usando circuitos translineares / Walter Luis TerçariolCampinas, SP: [s.n.], 2011.
	Orientador: José Antonio Siqueira Dias. Dissertação de Mestrado - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação.
	1. Microeletrônica. 2. Circuitos Integrados. I. Siqueira Dias, José Antonio. II. Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação. III. Título.

Título em Inglês: Slew rate control in an LIN bus digital transition using a translinear circuit

Palavras-chave em Inglês: Microelectronics, Integrated Circuit Área de concentração: Eletrônica, Microeletrônica e Optoeletrônica Titulação: Mestre em Engenharia Elétrica Banca examinadora: José Antonio Siqueira Dias, Elnatan Chagas Ferreira, Sandro Augusto Pavlik Haddad Data da defesa: 01/07/2011

Programa de Pós Graduação: Engenharia Elétrica

COMISSÃO JULGADORA - TESE DE MESTRADO

Candidato: Walter Luis Terçariol

Data da Defesa: 1 de julho de 2011

Título da Tese: "Controle de slew-rate nas transições digitais em um bus LIN automotivo usando circuitos translineares"

	1150.
Prof. Dr. José Antonio Siqueira Dias (Presidente):	mhu - sas
Prof. Dr. Sandro Augusto Pavlik Haddad:	
Prof. Dr. Elnatan Chagas Ferreira:	CHALF-

Resumo

Esse trabalho visa conceber um circuito baseado na teoria e técnica translinear a fim de ser utilizado na camada física de geração de pulsos de transmissão de dados chamado LIN "Local Interconect Network" difundido largamente na industria automotiva e utilizado como protololo de transmissão de dados de baixa velocidade 10kbit/seg ou 20kbit/seg em anel. Esse projeto será parte integrante da malha de controle analógico dessa camada física afim de gerar transições previamente estabecidas com taxas de subida e descida constantes em 1 Volt por micro segundo (1V/us).

O projeto cinsiste em desenvolver um gerador de pulsos de relógio "clock" utilizando um oscilador de relaxação com corrente de referência gerada por um circuito translinear.

A implementação do circuito será em tecnologia BiCMOS trabalhando na especificação automotiva de VBAT de 6 V à 40 V e variação de temperatura de -40°C a 150°C e deverá ser capaz de gerar uma frequência inversamente proporcional a variação positiva da bateria convertendo-se em pulsos finitos de "clock" por intermédio de um oscilador de relaxação que realimentará o sistema de controle ao qual gerencia a "força" a ser aplicada ao barramento LIN a qual varia de 1k Ohm/1nF à 500Ohm/10nF.

Palavras-chave: Microeletrônica, Circuitos Integrados.

Abstract

A novel technique to control the LIN (Local Interconnect Network) bus slew rate transitions in automotive environment, where large fluctuations of the battery voltage are present, is reported. A bipolar translinear circuit generates a non-linear current that is used to modulate a MOS relaxation oscillator, producing a clock frequency that delivers a constant number of pulses during the LIN bus digital signal transition. This frequency modulated clock when applied to a digitally controlled analogue wave-shape driver results in a LIN bus digital transition at 10kBit/s or 20kBit/s with a slew-rate that is constant and independent of the car battery voltage.

Experimental results measured in an IC implemented in a BiCMOS process showed that constant slew-rate transition of 1 *V*/us is obtained for battery voltages varying from 6 V to 40 V, over the temperature range of -40°C to 150°C.

Keywords: Microelectronics, Integrated Circuit.

Agradecimentos

Agradeço ao Professor Dr. José Siqueira pela orientação dada durante a elaboração deste trabalho, a *Freescale Semicondutores Brasil* – BSTC, Brazil Semiconductor Technology Center a qual tenho orgulho de fazer parte como projetista de circuitos integrados desde dezembro de 2000.

Agradeço ao grande amigo e guru Ivan C. Nascimento pelo auxílio técnico no decorrer do desenvolvimento e execução do projeto.

E, finalmente, quero agradecer a Deus por iluminar meu caminho e me conceder saúde para elaborar esse trabalho.

Dedico esse trabalho a minha esposa Luciana e filha Julia que me apoiaram e incentivaram incondicionalmente durante todo o período de elaboração desta pesquisa.

Sumário

Lista de Figuras	viii
Lista de Tabelas	ix
Lista de Abreviações	x
Lista de Símbolos	xii
Trabalhos Publicados pelo Autor	xiii
Canítulo 1	1
Cupitulo I	
Introdução	8
1.1 Considerações iniciais sobre a teoria translinear	
1.2 Motivação para utilização de uma topologia translinear no projeto	
1.3 Introdução a camada física do transceiver LIN	
1.4 Utilização da metodologia translinear aplicada ao transceiver LIN	
Capítulo 2	
2.1 Análise do projeto	
2.1.1 Projeto do oscilador de relaxação	
2.1.2 Projeto do conversor translinear	
2.1.3 Projeto das fontes de corrente I1 e IREF	
Capítulo 3	
Resultados de Simulação	
3.1 Inversor com histerese	
3.2 Oscilador de relaxação	
3.3 Circuito translinear e polarizações	
Capítulo 4	
Resultados Experimentais.	
Capítulo 5	
Conclusões e Perspectivas Futuras	
Referências Bibliográficas	

Lista de Figuras

Figura 1.1.1: Elementos translineares (ET). (a) Elemento ideal 9b) Diodo (c) Transistor Bipolar. npn (d) MOS transistor na condição de sublimiar.

Figura 1.1.2: Região sublimiar em destaque do transistor MOS.

Figura 1.1.3: Circuito translinear geral utilizando o elemento translinear em um laço simples.

Figura 1.2.1: Espelho de corrente simples ccom dois transistores.

Figura 1.2.2: Malha translinear como motivação para o projeto.

Figura 1.3.1: Relação entre o sinal analógico LIN e sinais lógicos Tx e Rx.

Figura 1.3.2: Rede LIN simplificada com dois nós de uso geral.

Figura 1.3.3: Diagrama de blocos do gerador de forma de onda LIN.

Figura 1.3.4: Diagrama de blocos em detalhes do bloco de polarização do driver e lógica do contador.

Figura 1.3.5: Bloco "Driver Wave Shape".

Figura 1.3.6: Rede LIN (a) "slew rate" constante (b) Tempo de transição constante.

Figura 1.4.1: Relação entre tensão de entrada VBAT e números de pulsos de ciclos de relógio N desejável durante a detecção no intervalo 70% e 40% de recessivo-dominante com taxa de slew rate constante.

Figura 1.4.2: Relação entre tensão de entrada VBAT e números de pulsos de ciclos de relógio N durante a detecção no intervalo de 70% e 40% em uma transição recessivo-dominante na configuração de tempo de transição constante.

Figura 1.4.3: Sistema composto por diagrama do conversor e oscilador.

Figura 2.1.1: Oscilador de relaxação.

Figura 2.1.2: Comportamento elétrico interno do oscilador de relaxação.

Figura 2.1.3: Inversor com histerese "Schimmit Trigger".

Figura 2.1.4: Circuito translinear proposto.

Figura 2.1.5: Circuito polarizador de IREF.

Figura 2.1.6: Circuito gerador de corrente DC I1.

Figura 2.1.7: Circuito gerador de corrente IOUT.

Figura 2.1.8: Esquemático do circuito completo (conversor + oscilador).

Figura 3.1.1: Comparação entre teórico e simulado para corrente IOUT.

Figura 3.1.2: Comparação entre teórico e simulado para o ciclo de relógio.

Figura 4.1.1: Comparação dos dados obtidos em laboratório com os previamente calculados.

Figura 4.1.2: Comparação dos dados obtidos em laboratório com os previamente calculados.

Figura 4.1.3: "Snapshot" da extração em laboratório das componentes espectrais do LIN.

Figura 4.1.4: "Snapshot" da extração em laboratório da forma de onda do LIN e oscilador de relaxação.

Figura 4.1.5: Fotografia do chip fabricado.

Lista de Tabelas

Tabela 1.4.1- Relação entre o período do oscilador (Tclk), variação da tensão da bateria (VBAT) e corrente do circuito conversor translinear (IPC).

Tabela 3.1- Dados de simulação do circuito inversor com histerese.

Tabela 3.2- Dados de simulação do circuito oscilador de relaxação.

Tabela 3.3-Dados de simulação do circuito conversor translinear e as polarizações versus os valores calculados para IOUT.

Tabela 4.1-Dados experimentais do circuito implementado.

Tabela 4.2: Dados experimentais do circuito implementado em silício versus a frequência do oscilador (ciclo de relógio) calculado e simulado.

Lista de Abreviações

- VBAT Battery Voltage Tensão da bateria.
- LIN Local Interconect Network Rede interconectada local.
- MOS- Metal Óxido Silício
- RMS Root Medium Square Raiz Média Quadrada
- DC Direct Current Corrente contínua
- IGBT Insulated Bipolar Transistor- Transistor Bipolar isolado
- VGS Voltage Gate Source Tensão entre porta e fonte no transístor MOS.
- VT Voltage Threshold- Tenão limiar do transístor MOS.
- W Width Channel- Largura do canal do transístor MOS
- L Lenght Channel- Comprimento do canal do transístor MOS.
- ET Elemento translinear.
- CW Counter Wise- Sentido horário
- CCW Clock Counter Wise- Sentido Anti-horário.
- I Corrente
- Vn Voltage nominal Tensão nominal
- In Current Nominal- Corrente nominal
- Nccw-Número de pulsos CCW
- Ncw-Números de pulsos CW
- EMC- Electromagnetic Compatibility Compatibilidade Eletromagnética.
- EMI Electromagnetic Interference Interferência Eletromagnética.
- SR- Slew Rate Taxa de variação.
- T1- Tempo 1.
- Tx- Transmitter Transmissor
- Rx-Receiver Receptor
- Tw12- Time width Comprimento do pulso de relógio à 12 Volts de bateria.

Tclk12 - Time clock- Tempo do pulso de relógio à 12 Volts de bateria.

TwVBAT - Time width VBAT - Tempo do pulso de relógio à VBAT Volts de bateria.

TclkVBAT - Time clock VBAT - Tempo do pulso de relógio à VBAT Volts de bateria.

N – Número de pulsos de relógio.

Tclk - Período de relógio.

- IPC Corrente elétrica do conversor translinear.
- F Freqência do relógio.
- A Constante A.
- C Valor de capacitância C.
- IOUT *Output Current* Corrent de saída.

VA – Voltage A – Tensão A.

- VB Voltage B Tensão B.
- IQ1 Corrente elétrica no transsistor bipolar Q1.

IQ2 - Corrente elétrica no transsistor bipolar Q2.

- IREF Corrente elétrica de referência.
- I1 Corrente elétrica I1.

Lista de Simbolos

Símbolo	Descrição	Unidade
k _x	Transcondutância do processo	uA/V ²
λ	Área da junção pn	um^2
η	Constante de processo	admensional
gm	Trancondutância do transistor	uA/V ²
Is	Corrente de saturação	nA
Σ	Operador matemático Somatório	admensional
Π	Operador matemático Produtório	admensional
∂l/∂V	Operador matemático derivada	admensional
k	Constante de Boltzman	J/K
q	Carga do elétron	С
UT	Tensão térmica	V

Trabalhos Publicados pelo Autor

W. L. Terçariol, Nascimento I.C. Patente número US 7,688,113J. A. Título "CURRENT DRIVER SUITABLE FOR USE IN A SHARED BUS ENVIRONMENT"
W. L. Terçariol, Nascimento I.C Patente número US2010/0231193 A1 Título: "High Side High Voltage Switch with Over Current and Over Voltage Protection"
W. L. Terçariol, J. S. Choy, F. C. Porras F. Z. NETO Patente número US 2011/0025379 A1 Titulo: "LATCHED COMPARATOR AND METHODS THEREFOR"
W. L. Terçariol, J. S. Choy, F. C. Porras F. Z. NETO Patente número US2011/0057694A1 Título: "REGULATOR HAVING INTERLEAVED LATCHES"

Capítulo 1

Introdução

1.1 Considerações iniciais sobre a teoria translinear.

Em 1975 Barrie Gilbert adicionou o nome, ou termo "translinear" com intuito de descrever uma classe de circuitos ao qual em comportamento a "grandes sinais", ou seja excursões consideráveis de sinal tem extraordinariamente uma precisa característica corrente versus tensão elétrica particular ao transistor bipolar.[5] A palavra, ou termo "translinear" recebe essa denominação pois provém da contração dos termos linear com trancondutância do transistor bipolar que tem como característica ser linear. A transcondutância pode ser entendida como a capacidade do transistor de converter uma variação de tensão em variação de corrente dando a ele a capacidade de operar como amplificador.[6]

Desde que Gilbert [6] introduziu o termo translinear esse princípio tem sido a base de circuitos nao lineares usuais, incluindo conversores de corrente, multiplicadores de freqüência, amplificadores de corrente, conversores de RMS-DC e etc.

A demanda cada vez maior por dispositivos miniaturizados fez com que o desenvolvimento de circuitos avançasse e novas tecnologias e explorações dos dispositivos eletrônicos fossem cada vez mais segmentada e especializada. Um exemplo claro desse fato foi a crescente demanda por implementações utilizando cada vez mais o transistor MOS (Metal Oxido Silício) como base para projetos de diversos tipos de circuitos hoje na indústria de eletrônica generalizando seu uso, não somente como dispositivo operando como chave analógica mas também como dispositivo ativo, lugar esse muitas vezes ocupado pelo uso do dispositivo bipolar que possui relações entre corrente e tensão bastante acentuadoas abordadas em detalhes no decorrer do texto.

A Figura 1.1.1, mostra o símbolo do circuito para um elemento translinear (ET) ideal [5]. Esse símbolo, ao qual possui os terminais uma porta (gate), emissor e um coletor é comumente usado em eletrônica de potência discriminado como IGBT "insulated-gate bipolar transistor, denominado como um transistor híbrido, ou seja, bipolar/MOS transistor que combina a alta impedância da porta do transistor MOS e a grande capacidade de corrente do transistor bipolar.



Figura 1.1.1: Elementos Translinares (ET): (a) Elemento ideal (b) Diodo (c) bipolar npn transistor (d) MOS transistor na condição de sublimiar .

Na realidade o objetivo da representação ser considerada híbrida tem como finalidade demonstrar que não só o transistor bipolar possui características lineares, mas também o transistor MOS possui tais características estando polarizado em um estado chamado de região sublimiar. A Figura 1.1.2 mostra a região sublimiar denominada em inglês como "*Subtrheshold exponential region*" destacada .[3]



Figura 1.1.2- Região sublimiar em destaque do transistor MOS

A região sublimiar do transistor MOS é onde VGS < VT, sendo VGS a representação da tensão entre a porta (gate) e a fonte (source) do transistor e VT que representa a tensão onde o canal do transistor começa a ser formado (tensão limiar).

A expressão a seguir mostra a relação exponencial entre a corrente de dreno e VGS do transistor MOS[3]:

$$I_{\rm D} = k_{\rm x} \frac{W}{L} e^{VGS/nU_{\rm T}} (1 - e^{-VDS/U_{\rm T}})[A]$$
(1.1)

Onde W é a largura do canal, L o comprimento do canal, k_x é uma constante que depende da tecnologia aplicada, ou seja, essa constante é relacionada com a mobilidade dos portadores e espessura do óxido do dispositivo.

Podemos assumir que ET converte uma corrente de coletor I, que possui uma relação exponencial com a tensão aplicada ao gate V descrita como: [5]

$$I = \lambda I_{s} e^{\eta V / U_{T}} [A]$$
(1.2)

Onde $\lambda \acute{e}$ uma constante admensional, I_S e a pré-exponencial corrente de saturação, η e uma grandeza admensional que escala a tensão "porta emissor", V, e U_T é a tensão térmica representada por:

$$U_{\rm T} = kT/q[V] \tag{1.3}$$

Onde k e uma constante admensional, T temperatura e q a carga do elétron.

Afim de demonstrar que a idéia de que ET é translinear no sentido puro da expressão podemos estimar a transcondutância diferenciando a expressão (1.2) em relação a tensão V, então:

$$g_{m} = \frac{\partial I}{\partial V} = \lambda I_{s} e^{\eta V/U_{T}} x \frac{\eta}{U_{T}} = \frac{\eta I}{U_{T}} [A/V]$$
(1.4)

Na figura 1.1.1, onde é mostrado quatro implementações do ideal ET. Na letra (b) um diodo é representado pela junção pn diretamente polarizada, porém é sabido que apesar de possuir a relação exponencial corrente versus tensão esse não possui transcondutância característica tal exclusiva dos dispositivos ativos mostrados em (a), (c) e (d). Porém, para os diodos podemos por simplicidade considerar a semelhança devido ao casamento entre esses dispositivos e representá-los em diagramas e desenhos em laços ou do inglês "*loopings*" e com isso exemplificar o princípio translinear. O parâmetro λ corresponde a área da junção pn e η é tipicamente unitária.

O transistor bipolar mostrado na figura 1.1.1 (c) polarizado diretamente possui uma precisa relação exponencial entre a corrente de coletor e a tensão entre base e emissor com relações por volta de 8 décadas de corrente. Para o transistor bipolar λ corresponde a área da junção pn base-emissor e η pode ser aproximado para a unidade. Uma limitação desse dispositivo como ET é a existência de uma corrente de base finita, que freqüentemente limita o montante de corrente em circuitos implementados com transistores bipolares.[5]

O transistor MOS (d) polarizado na região sublimiar com o corpo conectado ao terminal de fonte saturado possui uma relação exponencial entre corrente e tensão. Para o transistor MOS

 λ corresponde a razão entre W e L onde W é a largura do canal e L o comprimento do canal e η pode ser aproximado para Ck que representa a razão do divisor capacitivo incremental entre a porta e o canal. O fato de o corpo e fonte estarem no mesmo potencial é pelo fato deles não terem o mesmo efeito de barreira de energia, ou seja, potencial porta-canal que controla a corrente através do canal. O potencial da fonte diretamente afeta a altura desta barreira, enquanto que a porta acopla capacitivamente dentro do canal e parcialmente determina o potencial do canal. O corpo também acopla para o canal capacitivamente e parcialmente determina o fonte em oposição reduzindo tal efeito.[5]

O princípio translinear pode ser descrito e simplificado observando-se a figura 1.1.3 onde um laço composto por elementos translineares (ET) no sentido horário de junções p-n diretamente polarizadas em um ou mais laços. [5]



Figura 1.1.3: Circuito translinear geral utilizando o elemento translinear ET em um laço simples

A figura 1.1.3 [5] mostra conceitualmente um circuito de laço simples com N elementos translineares (ET), sendo N um natural. Consideremos agora a notação de sentido horário se a seta do emissor estiver nesse sentido, denotado em inglês como "clockwise" (CW) e sentido antihorário se a seta do emissor do ET estiver nesse sentido, denotado em inglês como " *counter* *clockwise*" (CCW). Consideramos também que a tensão diminui no sentido porta-emissor e aumenta no sentido emissor-porta.

Aplicando agora a lei de Kirchhoff para a malha da figura 1.1.2 podemos extrair a seguinte expressão:

$$\sum_{n \in CCW} V_n = \sum_{n \in CW} V_n \quad (1.5)$$

Resolvendo a expressão 1.1 para corrente I e sendo V_n igual a V e finalmente substituindose a expressão 1.2 em 1.5 obtem-se a seguinte relação:

$$\sum_{n \in CCW} \frac{U_{T}}{\eta} \log \frac{I_{n}}{\lambda_{n} I_{S}} = \sum_{n \in CW} \frac{U_{T}}{\eta} \log \frac{I_{n}}{\lambda_{n} I_{S}} \quad (1.6)$$

Assumindo que todos os elementos translineares estão em teoria submetidos a mesma temperatura podemos simplificar a análise como é mostrado a seguir:

$$\sum_{n \in CCW} \log \frac{I_n}{\lambda_n I_S} = \sum_{n \in CW} \log \frac{I_n}{\lambda_n I_S} \quad (1.7)$$

Sabendo-se que a soma de termos submetidos ao operador log pode ser escrito como o log do produto desses termos, então temos a expressão a seguir:

$$\log \prod_{n \in CCW} \frac{I_n}{\lambda_n I_S} = \log \prod_{n \in CW} \frac{I_n}{\lambda_n I_S} \quad (1.8)$$

Aplicando o operador exponencial em ambos os termos da expressão 1.8 e arranjando os termos temos:

$$\prod_{n \in CCW} \frac{I_n}{\lambda_n} = I_S^{N_{CW} - N_{CW}} \prod_{n \in CW} \frac{I_n}{\lambda_n} \quad (1.9)$$

Adotando-se os valores de Nccw igual a Ncw, que representam respectivamente os valores dos elementos translineares anti-horários e horários iguais podemos simplificar a expressão como segue:

$$\prod_{n \in CCW} \frac{I_n}{\lambda_n} = \prod_{n \in CW} \frac{I_n}{\lambda_n} \quad (1.10)$$

O valor de λ pode ser considerado igual para todos os elementos translineares, portanto a expressão pode ser simplificada tornando-se:

$$\prod_{n \in CCW} I_n = \lambda^{N_{CCW} - N_{CW}} \prod_{n \in CW} I_n \quad (1.11)$$

Finalmente, como N_{CCW} e N_{CW} a expressão acima pode ser reduzida a expressão geral para discriminar o laço com elementos translineares, como segue:

$$\prod_{n \in CCW} I_n = \prod_{n \in CW} I_n \quad (1.12)$$

A descrição textual da expressão 1.12 matemática pode ser feita da seguinte amneira:

"Em uma malha fechada contendo um número par de junções ideais, arranjadas de forma que o número de junções no sentido anti-horário seja igual ao número de junções no sentido horário, sem nenhum outro tipo de gerador de tensão dentro desta malha, o produto das densidades de corrente no sentido anti-horário é igual ao produto das densidades de corrente no sentido horário.

1.2 Motivação para utilização de uma topologia translinear no projeto

Os circuitos baseados em topologias translineares podem descrever várias funções matemáticas pré-estabelecidas pelo projetista de circuitos de forma a atender a especificação ou mesmo sintetizar de uma forma simples operações desejadas.

Um exemplo simples é mostrado na figura 1.2.1 com um número mínimo par de duasa junções implementadas por dois transistores bipolares Q1 e Q2 onde a intenção é um "espelhamento" ou cópia da corrente de valor I.



Figura 1.2.1: Espelho de corrente silmples com dois transistores.

Utilizando a simplificação mostrado na expressão 1.12 onde o produtório das densidades de corrente que passam pelos dispositivos no sentido horário é igual ao produtório das correntes que passam no sentido antí-horário, podemos estabelecer a relação das correntes que fluem nos dispositivos Q1 e Q2 e aproximá-las como sendo iguais obviamente se as áreas dos dispositivos forem iguais. Esse é o caso mais simples onde a teoria translinear pode ser entendida de forma fácil, o espelho de corrente simples.

$$Ic1 = Ic2$$
 (1.2.1)

A grande motivação do trabalho apresentado se caracteriza pela busca de uma expressão que seja similar ao da expressão 1.2.1 em gênero, sendo assim um produto não só de uma corrente I, mas sim um produto de correntes oriundas de polarizações diferentes, de fontes diferentes, sendo esse produto igual a uma corrente constante. Para que esse produto seja possivel uma malha translinear deverá ser elaborada de forma que as junções dos dispositivos ativos implementados por transistores bipolares deverá respeitar o conceito básico de uma malha translinear, ou seja, um número par de junções em uma malha fechada contendo junções iguais no sentido horário e no sentido anti-horário. Como o produto de duas correntes oriundas de diferentes polarizações e a malha necessitará de um número par de junções há a necessidade de utilizar o mínimo de 4 (quatro) junções sendo a terceira e a quarta com densidades de corrente iguais. Denominemos Icte uma corrente constante, IA uma corrente de uma fonte A e IB uma corrente de uma fonte B, sendo essas diferentes por construção.

A densidade de corrente constante denominada Icte flui pelos transistores Q1 e Q2,outras duas correntes IA e IB que fluem em Q4 e Q0 respectivamente como mostrado na figura 1.2.2, que serão as correntes a serem multiplicadas.



Figura 1.2.2: Malha translinear como motivação para o projeto.

Pela condição descrita podemos estabelecer a relação desejada das correntes expressas pela expressão 1.2.2.

$$IA * IB = Icte * Icte$$
 (1.2.2)

A expressão 1.2.2 será o ponto de partida para a elaboração da malha translinear que será parte integrante de um circuito conversor tensão para corrente, sendo essa corrente a fonte de polarização para um osciladador de relaxação que oscilará em uma frequência proporcional a essa corrente de saída do conversor denominada IA.

A corrente gerada será parte integrante da geração de controle analógico de "slew rate "nas transições de uma camada física de comunicação em um ambiente automotivo denominado LIN, abreviação de "Local Interconnect Network ". Essa corrente IA será inversamente proporcional a corrente IB que por sua vez é diretamente proporcional a variação da bateria.

1.3 Introducao a camada física do transceiver LIN

Em um sistema de comumicação LIN, largamente utilizado pela indústria automobilística como camada física de transmissão de dados de baixa velocidade (10Kbit/seg ou 20Kbit/seg) entre sensores e também atuadores com centrais de processamento microcontroladas configuradas em anel a qual possui padrões e características bem definidas e bastante singulares, tais como, taxa de transmissão sincronizada, temporização específica entre níveis lógicos do barramento, controle dinâmico de emissão eletromagnética e imunidade contra disturbios eletromagnéticos (EMC, EMI). Tais padrões desse protocolo são definidos por normas internacionais em conselhos denominados "Council" formados principalmente pelas montadoras (normas interncionais LIN 1.3, LIN 2.0) [1] onde características dinâmicas e estáticas são especificadas. A camada física deve ser capaz de gerenciar os níveis de tensão do barramento de forma gradual e pré-determinada quando solicitado por sinal descrito por Tx (transmissao) oriundo de um microcontrolador. Nesse caso a camada física se comporta como mestre "master" do Inglês e transmitindo um sinal de entrada Tx controlado com amplitude máxima definida denominado pelo termo "recessivo" de valor próximo a tensão de bateria e valor mínimo descrito pelo termo "dominante" próximo a zero Volts, quando Tx é igual ao nível lógico zero a tensão do barramento transitará ao valor dominante e quando o valor de Tx for o estado l o barramento transitará para o valor recessivo obedecendo a uma taxa prédeterminada relacionadas a transição de estados lógicos. A camada física quando configurada como "slave" do Inglês que significa escravo deve ser capaz de detectar os estados recessivo e dominante do barramento LIN convertendo este no domínio de baixa tensão lógico e sinalizado pelo sinal Rx. A figura 1.3.1 mostra uma forma de onda simplificada e geral onde pode-se observar uma transição no barramento LIN mediante ao recebimento de um sinal de controle Tx oriundo da lógica de controle interno da camada física e também o comportamento do sinal de recepção Rx lógico que responde a transição analógica entre os níveis dominante e recessivo.[1]



Figura 1.3.1: Relação entre o sinal analógico LIN e sinais lógicos Tx e Rx.

A transição de dominante para recessivo se dá de uma maneira controlada e não abrupta, ou seja, existe uma especificação que determina o menor valor de tempo e maior valor de tempo para as transições sendo dependentes do valor absoluto da bateria (VBAT) que pode ser considerada como sendo de um veículo automotor (automóveis, caminhões e motos) onde sua variação está entre os valores de 6V a 40V dependendo da operação. A camada física é capaz de gerenciar esse processo de forma que a emissão eletromagnética será conhecida, reduzida e a temporização deverá ser realimentada para a lógica de controloe interno.[1] A rede LIN é projetada para ser configurada em anel e pode ser constituída por no máximo 40 (quarenta) nós, ou seja, 40 elementos configurados como mestre ou escravo, sendo um obrigatoriamente mestre. A terminação elétrica equivalente simplificada pode ser considerada como 1k Ohm e a máxima capacitância aproximada equivalente da rede de 10 nF. A figura 1.3.2 exemplifica de maneira simplificada uma pequena rede LIN configurada de dois elementos com terminadores de 1k Ohm e capacitância de rede desprezível.



Figura 1.3.2: Rede LIN simplicada com dois nos de uso geral.

A estrutura interna de controle de temporizacao do barramento LIN pode ser modularizada como descrito na figura 1.3.3, onde pode-se observar como é construido a forma de onda de saída. A lógica de controle interna do contador mostrada na figura 1.3.3 gerencia a tensão do barramento LIN mediante a uma amostragem pelo bloco de detecção de níveis pré determinados de 70 % e 40%, ciclo a ciclo[2] da tensão da bateria por cada transmissão registrando esse valor e transmitindo esse dado a lógica de controle do contador que redireciona os pulsos de relogio (clock) ao bloco de polarização do gerador de forma de onda mediante a um contador vinculado ao processo.



Figura 1.3.3: Diagrama de blocos do gerador de forma de onda LIN

Esse contador interno inserido no bloco da lógica do contador demonstra o quão rápido ou lento está a transicão dos níveis (dominante para recessivo e/ou recessivo para dominante) e tendo-se uma referência fixa interna da própria lógica do contador como parâmetro ele transmite ao bloco polarização a força ideal para que esse aumente e/ou diminua sua força como especificado pela norma vigente. [2]

A expressão "força" indica a intensidade da corrente de polarização "ibias" a ser referência ao bloco do "Driver Wave Shape", onde maior "força" indica uma corrente a ser replicada de maior intensidade como referência, menor "força" indica uma corrente a ser replicada menor como referência.



Figura 1.3.4: Diagrama de blocos em detalhes do bloco de polarização do driver e lógica do contador.

A lógica do contador ligará os estágios internos do bloco de polarização descritos na figura 1.3.4 como "Força 1", "Força 2" e assim por diante até "Força n" que indica a magnitude da corrente espelhada, sendo n o maior valor. Cada estágio de força foi previamente previsto para que o bloco "Driver Wave shape" controle o curvatura da forma de onda do barramento.

A corrente gerada pelo bloco de polarização é responsável por polarizar fontes de corrente do bloco "Driver Wave shape" que foram previamente dimensionadas para gerar as componentes senoidais necessarias para a transição suave do barramento simplificadas por um par de resistência e capacitância tipicamente configuradas respectivamente em 1k Ohm e 10nF . Essas fontes serão ligadas uma a uma mediante ao controle digital interno descrito na figura 1.3.5 como lógica de controle.[2]

A figura 1.3.5 mostra o bloco "Driver Wave shape" internamente com as fontes de corrente polarizadas pela corrente modulada "ibias" e os estágios necessarios para a transição suave.



Figura 1.3.5: Bloco "Driver Wave shape"

Duas possibilidades podem ser configuradas para o gerenciamento do tempo de transicão, descrita no diagrama de blocos em detalhes da figura 1.3.3, sendo a primeira um gerencimento da transicao com o tempo constante independentemente do valor da tensão de bateria e uma segunda indexada ao valor da bateria sendo a taxa de subida e/ou descida uma constante, designado do Inglês como sendo "Slew Rate". [2]

As formas de onda da figura 1.3.6 mostram as duas possibilidades de configuração do módulo de controle de temporização sendo o item (a) uma transição com taxa de subia/descida constante e o item (b) o tempo de transição constante discriminados com o valor T1, sendo os dois itens para dois valores hipotéticos de tensão de bateria VBAT(1) e VBAT(2).



Figura 1.3.6: Rede LIN (a) "slew rate" constante (b) Tempo de transição constante.

Ambos os itens (a) e (b) a corrente ibias necessita ser ajustada a atender as especificações e isso se dará mediante ao monitoramento da tensão elétrica da bateria feita pelo bloco de detecção da figura 1.3.3. A corrente deverá ser modulada para atender a especificação da carga.

O circuito que gerará essas correntes dentro do bloco de polarização terá como parâmetro de entrada de configuração pulsos finitos de clock oriundos do bloco gerador de clock que será configurado mediante a pré-especificação (a) ou (b). O clock será o parâmetro de controle para os blocos de lógica de controle e lógica do contador.[2]

Cada ciclo de transmissão e recepção fará com que o contagem do contador interno se aproxime ciclo a ciclo do valor ótimo significando que a transição está convergindo para o valor desejado. Se o barramento estiver por exemplo com 40 nós conectados isso significa que a carga é máxima e o driver terá que gradualmente aumentar a força até atingir o valor desejado de temporização de transição que está vinculado ao valor da contagem do contador por intemédio do gerador de clock.

1.4 Utilização da metodologia translinear aplicada ao transceiver LIN

Nesse trabalho será discutido um método para geração de um pulso de relógio ou " clock" que será parte integrante do bloco de gerador de pulsos da figura 1.2.3 inserido na estrutura de controle interno da camada física LIN para que esse tenha uma taxa de subida/descida constante (tanto para recessivo para dominante e dominante para recessivo). Para que exista um " slew rate" constante a lógica do contador da figura 1.3.4 deverá receber um número finito de pulsos do bloco de gerador de pulsos a fim de ter uma relação constante entre a frequência do clock independentemente da variação da tensão da bateria (VBAT).

Para o sistema descrito no item 1.1 números de pulsos de relógio indicado pelo parâmetro N será o ponto de partida para o projeto de um conversor que tem como característica principal o número de pulsos constantes mediante a variação da tensão da bateria. Na proposição do projeto a seguir esse número N especificado deverá ser impreterivelmente igual a uma constante, ou seja, N pulsos de relógio independentemente da variação da tensão de bateria, esse valor pode ser aproximado pela razão entre a tensão de bateria e o período de um ciclo de relógio. A figura 1.4.1 mostra uma forma de onda tipica do barramento LIN e a contagem dos pulsos de relógio dado a variação da tensão VBAT com relação a uma referência fixa denominada como terra mantendo o slew rate constante.



Figura 1.4.1: Relação entre tensão de entrada VBAT e números de pulsos de ciclos de relógio N desejável durante a detecção no intervalo de 70% a 40% de recessivo-dominante com taxa de slew rate constante.

Se mantiver-mos o oscilador de relaxação em uma frequência constante para dois valores distintos de tensão da bateria do automóvel como mostrado na figura 1.4.2 por VBAT(1) e VBAT (2) a transição tanto entre recessivo para dominante e dominante para recessivo darar-se-á de forma constante, pois a lógica interna controlará o driver de modo que essas transições tenham como parâmetro o número de contagens do contador igual a uma constante N. O slew rate nesse caso será variável, maior ou menor do valor especificado de 1V/us desejável.



Figura 1.4.2: Relação entre tensão de entrada VBAT e números de pulsos de ciclos de relógio N durante a detecção no intervalo de 70% a 40% em uma transição recessivo – dominante na configuração de tempo de transição contente.

Para exemplificar melhor a figura 1.4.3 mostra um diagrama dos blocos a serem desenvolvidos e também a inserção do bloco conversor translinear como gerador de corrente para o oscilador de relaxação responsável pela geração de ciclos de relógio com taxa de ciclo positivo iguais a de ciclo negativo.



Figura 1.4.3:Sistema composto por diagrama do conversor e oscilador.

Em um conversor de tensão de bateria (VBAT) em pulsos de relógio quando é requerido uma variação de tensão a um número específico de pulsos constante, ou seja, para uma dada variação de tensão de entrada Vx um número N natural de pulsos é gerado e para qualquer variação dessa tensão o mesmo número N de pulsos deve-se manter constante. Por exemplo se acrescermos 2 vezes o valor da tensão Vx, ou seja, 2Vx o número de pulsos deverá invariavelmente continuar igual a N dada uma especificação prévia como pode ser observado na figura 1.3.1.

A motivação principal desse trabalho é a geração de um número constante de pulsos de relógio tendo como característica a modulação com a amplitude do valor da bateria. O valor inicial do oscilador adotado foi de 3,2 Mhz e está vinculado a tensão de 12V da bateria denominada como valor padrão de uma bateria automotiva.

A expressão 2.4 mostra a relação entre a amostragem feita a 70 % e 40% do valor da bateria como descrita na figura 1.3.1 com o período nominal desejável do oscilador a 12V que é de 312.50ns. N representa o valor do números de pulsos que desejamos calcular , Tw12 representa o período relativo a uma faixa intermediária entre 70% e 40% da tensão de 12V representado em micro segundos e TclkVBAT representa o período do oscilador para a tensão fixada da bateria de 12V.

Foi adotado para esse projeto um slew rate de 1V/us, ou seja, para uma transição completa da tensão para o exemplo da expressão 2.4 a transição total deverá ser de 12us de recessivo para dominante e vice-versa.

$$N = \frac{T_{W12}}{T_{clk12}} = \frac{T_{WVBAT}}{T_{clkVBAT}} = \frac{(0.70*12.00 - 0.40*12.00)us}{312.50ns} = \frac{3.60us}{312.50ns} = 11.50$$
(2.4)

Como exemplo podemos determinar o valor de Tw para a tensão de bateria igual à 6V como descrito na expressão 2.5 fixando o parâmetro N=11.5.

Como o valor de N é uma constante igual a 11.5 podemos calcular os valores de Tclk para cada valor de tensão de bateria substituindo na expressão 2.4 como é mostrado na tabela1.4.1.

$$11.5 = \frac{T_{W12}}{T_{clk12}} = \frac{(0.70*12.00 - 0.40*12.00)us}{T_{clkVBAT=6V}} => T_{clkVBAT=6V} = 157ns (2.5)$$

2.10

1.40

0.96

(VBAT) e corrente do circuito conversor translinear (IPC)								
/BAT (V)	N	$T_W(us)$	$T_{elk}\left(ns ight)$	IOUT (uA)	Frequencia (Mhz			
6.00	11.50	1.80	157.00	100.00	6.40			
12.00	11.50	3.60	312.50	50.00	3.20			

471.00

706.00

1044.00

Tabela 1.4.1- Relação entre o período do oscilador (Tclk), variação da tensão da bateria

33.00

23.00

15.00

Percebemos que existe uma relação diretamente proporcional entre a tensão de entrada e o período do relógio, porém, a relação entre a frequência do relógio e a tensão da bateria é claramente inversamente proporcional.

Podemos a partir dos dados da tabela 1.1 extrapolar uma função alvo entre a frequência de saída e a tensão de bateria denominada por VBAT. A expressão 2.5 a seguir representa essa relação de forma simplificada.

$$F = \frac{A}{VBAT} \qquad (2.5)$$

Onde A é uma constante que será determinada e aproximada por valores intrínsecos dos dispositivos do sistema descrito na figura 1.4.4.

Observando a relação entre a frequência do oscilador e o valor da corrente representada por IOUT a variação inversamente proporcional fica evidente. Para tal utilizaremos o circuito da figura 1.2.2 que faz a operação desejada multiplicando IOUT por IREF discriminados na figura por IA e IB respectivamente. Se adotar-mos IREF como sendo a corrente de conversão proporcional da tensão da bateria do automóvel podemos intetizar uma corrente IOUT que será a polarização do oscilador de relaxação. Icte será denominado como sendo I1.

18.00

27.00

40.00

11.50

11.50

11.50

5.40

8.10

12.00

Capítulo 2

Análise do projeto

2.1 Estudo das especificações e aplicações.

2.1.1 Projeto do oscilador de relaxação.

Para que o pulso de relógio descrito no capitulo 1 tenha um perfil onde a razão entre o semiciclo positivo do período total e semiciclo negativo do período total seja igual a 1, ou seja, uma taxa de 50% comumente em inglês denominada como "*duty cycle*" será primeiramente adotado a topologia de um oscilador de relaxação mostrado na figura 2.1.1 que tem como característica de parâmetro de projeto a modulação de sua frequência de saída utilizando uma corrente de polarização de entrada diretamente proporcional a variação dessa corrente, ou seja, quanto maior a corrente maior a frequência de relógio.[4]



Figura 2.1.1: Oscilador de relaxação.

Se aplicar-mos ao oscilador da figura 2.1.1 uma corrente diretamente proporcional a variação de VBAT a freqüência aumentaria por um fator determinado pela especificação do capacitor do circuito. Como o que se deseja é justamente o contrário, ou seja, quanto maior a tensão de entrada (VBAT) menor o período de ciclo de relógio de saída respeitando-se a especificação da tabela 1.1. foi necessário o desenvolvimento de um circuito que efetivamente faça a conversão da tensão (VBAT) em corrente, porém com variação inversamente proporcional.

O projeto do oscilador de relaxação da figura 2.1.1 deve ser levado em consideração. O parâmetro que deve ser calculado é o capacitor, C, para se ajustar a corrente de polarização desse bloco que está discriminada como IOUT. Na figura 2.1.2 mostra o comportamento da tensão do oscilador no nó interno do terminal do capacitor que carrega e descarrega acionada pela realimentação do pino de saída denominado como Ciclo de relógio. O período é determinado justamente por essas cargas e descargas controladas pela magnitude DC da corrente de polarização IOUT e valores dos capacitores.



Figura 2.1.2: Comportamento elétrico interno do oscilador de relaxação.

Na figura 2.1.2 podemos observar que cada ciclo de relógio é determinado basicamente pelos estados estáveis das tensões VA e VB que são parâmetros previamente escolhidos do inversor com histerese descrito na figura 2.1.3 que descreve a topologia implementada conhecido comumente como "schimmit-trigger". Os valores escolhidos para VA e VB para o projeto foram os seguintes respectivamente 1V e 1.5V por estarem situados a metade da excursão da tensão vdd que para esse projeto foi especificado o valor de 2.5V. Observou-se por simulação que quanto mais longe se estiver do centro da excursão maior a suscetibilidade de espalhamento devido a variação de processo e temperatura. Utilizando a topologia descrita na figura 2.1.2 é possível economizar área devido a conexão dos capacitores C1 e C2 que "aumentam"a excursão da tensão a qual o oscilador faz as comparações. Quando a fonte de corrente descrita pelo transistor MOS M11 é ligada a tensão Vc aumenta linearmente até atingir o valor de VB decorrendo uma transição abrupta da tensão Vx para vdd fazendo com que a tensão Vc transite rapidamente por injeção de cargas ao nível de vdd. A fonte de corrente discriminada por M9 descarregará o nó Vc até atingir o valor de VA forçando a transição de Vc

ao nível de 0V e assim suscessivamente gerando o ciclo de relógio desejado. Com esse tipo de abordagem dividindo as capacitâncias em duas partes é possível aumentar em 1V a excursão do sinal e consequentemente diminuir cerca de 20 % o valor da capacitância C original herdadada da primeira versão onde apenas um capacitor era carregado e descarregado em um ciclo de relógio.



Figura 2.1.3. Inversor com histerese "Schimmit Trigger".

Podemos então determinar de forma analítica o valor da capacitância do projeto pela expressão a seguir:

0 T T

$$C = \frac{IOUT}{\frac{(vdd - VA + VB)}{T}} (2.13)$$

ou
$$C = \frac{IOUT}{(vdd - VA + VB)} * T (2.14)$$

Onde T é o período que deverá ser proporcional a variação da corrente IOUT. Para determinar C devemos primeiro baseado na tabela 1.1 escolher um período onde a curva seja a

mais precisa possível, ou seja, a na tensão nominal de projeto VBAT=12V, que corresponde o em T o valor de 314ns. Para que tenhamos um valor de capacitância relativamente pequena e com isso ter uma economia de área devemos primeiramente fracionar o capacitor em valores unitários facilitando assim a sua interdigitação na fase de layout. O valor ótimo adotado para IOUT e I1 foi de 50uA. Substituindo esses valores na expressão 2.13 o valor da capacitância C extraído é igual a 5.4pF correspondendo ao valor de C1 + C2.

2.1.2 Projeto do conversor utilizando circuito translinear.

Como é sabido um circuito desenhado utilizando o princípio translinear pode apresentar várias maneiras de ser concebido e esse por sua vez possui características que podem facilmente ser desenvolvidas obtendo-se uma função específica entre a variáveis que para esse caso será a corrente elétrica.

Um circuito conversor translinear com características específicas,ou seja, a relação entre correntes deve ser determinado como utilizando como parâmetros iniciais a expressão 1.12. A topologia da figura 1.1.2 foi utilizada pois atende a especificação das correntes desejadas.

Na figura 2.1.4 mostra uma proposta utilizando o transistor bipolar como elemento translinear ET devido ao maior conhecimento do modelamento e comportamento elétrico. Sua utilização facilitará muito a implementação do conversor na geração da corrente que alimentará o oscilador de relaxação que requer uma corrente inversamente proporcional a variação da tensão de bateria externa para uma variação absoluta de 32 V desde 6V a 40V.

A figura 2.1.4 mostra uma corrente IREF que corresponde a uma corrente DC previamente desenhada de modo a polarizar o transistor Q11, I1 também uma corrente DC previamente determinada por uma fonte de corrente com intuito de polarizar os transistores Q1, Q2..



Figura 2.1.4: Circuito translinear proposto.

A seguir utilizando-se o princípio translinear da expressão 2.12 é possível verificar a relação entre as correntes que circulam pela malha elaborada:

$$\prod_{n \in CCW} I_n = \prod_{n \in CW} I_n$$
(2.6)

$$IQ4 * IQO = IQ1 * IQ2$$
 (2.7)

$$IOUT * IREF = I1 * I1$$
 (2.8)

$$I1^2 = IOUT * IREF$$
 (2.9)

2.1.3 Projeto das fontes de corrente I1 e IREF.

Podemos agora considerar a expressão 2.9 uma relação entre a corrente DC I1 com a corrente IREF quadrática, com isso podemos então estabelecer que se IREF possuir uma relação inversamente proporcional com VBAT podemos concluir que IOUT será também inversamente proporcional. Para tanto podemos desenhar uma fonte de corrente de referência discriminada como IREF utilizando VBAT como fonte de tensão e um transistor bipolar polarizado por esta e um resistor discriminado com R1 de valor igual a 43k Ohm e VREF igual a 5V, tal como descrito na figura 2.1.5.



Figura 2.1.5: Circuito polarizador de IREF.

Desenvolvendo-se malha VBAT, R1, Q5 e terra e considerando que R1= 5xR, onde R será o valor unitário de 8.5 K Ohm, então temos:

$$IREF1 = \frac{VBAT - Vbe}{5R} \qquad (2.10)$$

A corrente IREF1 será espelhada pelos dispositivos Q6, M1, M2 pela razão k =0.2, portanto o valor de IREF pode ser determinado como:

$$IREF = \frac{IREF1}{5}$$
(2.11)

Aplicando-se (2.11) em (2.10) e finalmente substituindo-se em (2.9), temos:

$$IOUT = \frac{25R * I1^2}{(VBAT - Vbe)}$$
 (2.12)

Levando-se em consideração a expressão acima fica nítido que agora temos uma relação similar a expressão (2.5) onde a corrente de polarização IOUT que é diretamente proporcional a freqüência de um oscilador de relaxação está inversamente proporcional a variação de tensão VBAT, atendendo assim a premissa da especificação descrita na tabela 1.1.

O circuito gerador de I1 foi implementado como segue na figura 2.1.6.



Figura 2.1.6: Circuito gerador da corrente DC I1.

A escolha por utilizar essa topologia se deu pelo fato de a corrente ser imune a variação da temperatura ,ou seja, evitar que a variação da junção base emissor (VBE) que varia -2mV/C seja pronunciada e sendo assim aumentando possíveis espalhamentos devido a variável temperatura. Para que o fato descrito seja evitado o valor da resistência conectada entre o coletor e emissor de Q9 deverá ser a metade da resistência de polarização R2, ou seja R2/2. Consideramos o valor de VREF igual 5 V e R2 igual 17 k Ohm para a geração de uma corrente de 250uA a fim de economizar área de resistores. A razão do espelho de corrente M6-M5 ficou de 5 para 1, ou seja, a corrente espelhada por M5 foi dimensionada para 50uA.

A expressão a seguir mostra como os termos de VBE são sublimados:

$$I_{P} = \frac{VREF}{R2} - \frac{2VBE}{R2} \quad e \quad I_{X} = \frac{2VBE}{R2}$$
(2.14)

$$I1 = I_{P} + I_{X} = \frac{VREF}{R2} - \frac{2VBE}{R2} + \frac{2VBE}{R2} = \frac{VREF}{R2}$$
(2.15)

Podemos agora chegar na expressão final onde determinaremos o valor do parâmetro A descrito na expressão 2.5, portanto substituindo 2.13 em 2.12 temos que o valor de A é igual a 36 Mega:

$$F = \frac{5.R * I1^2}{C.\Delta V.(VBAT - Vbe)}$$
(2.14)

$$F = \frac{36 * 10^{6}}{(VBAT - Vbe)}$$
(2.15)

O circuito gerador da corrente IOUT completo pode ser observado na figura 2.1.7 onde mostra os circuitos da figura 2.1.4 e 2.1.5 e 2.1.6 conectados de forma a gerar apartir de VBAT a corrente IOUT que será a corrente modulada do oscilador de relaxação da figura 1.2.3.



Figura 2.1.7: Circuito gerador da corrente IOUT.

A configuração final com os circuitos do conversor translinear 'gerador da corrente IOUT com os geradores das correntes I1 e IREF e tambem conectados ao oscilador de relaxação pode ser observado na figura 1.1.8.



Figura 2.1.8: Esquemático do circuito completo (Conversor + Oscilador).

Capítulo 3

Resultados de Simulação.

Nesta seção são mostrados os resultados típicos de simulação dos blocos projetados no Capítulo 2.

3.1 Inversor com histerese.

O inversor com histerese foi implementado com 0.50 V de histerese como descrito no capitulo 2 e o valor de vdd é igual a 2.50V.

A tabela 3.1 mostra os valores obtidos em simulação, estão discriminados os valores mínimo, típico que significa temperatura de 27 graus Celsius e condições normais de operação dos dispositivos.

Tensões em Volts	Máximo	Típico	Mínimo
VB	2.04	2	1.94
VA	1.65	1.5	1.4
Histerese	0.54	0.5	0.41

Tabela 3.1- Dados de simulação do circuito inversor com histerese.

3.2 Oscilador de relaxação.

As simulações do oscilador de relaxação levaram em consideração a variação apresentada pelo inversor com histerese e também uma variação de 10% na corrente denominada de IOUT que polariza o circuito baseando-se na expressão 2.12. Essas correntes correspondem as três tensões de VBAT que foram exercitadas que são elas, 6V, 12V, e 18V extraídas da expressão 2.14 como segue na tabela 3.2. Lembremos que o valor do capacitor é de 5.4pF.

Tensão em Volts	Corrente em uA	Frequência em Mhz			
VBAT	IOUT ±10%	Máximo	Típico	Mínimo	
6	103	8.45	6.84	4.85	
12	50	4.76	3.81	2.69	
18	34	3.28	2.62	1.84	

Tabela 3.2- Dados de simulação do circuito oscilador de relaxação.

3.3 Circuito translinear e polarizações.

As simulações da corrente IOUT gerada a partir do circuito translinear e polarizações de IREF e I1 descritas no capitulo 2 discriminado na figura 2.1.7 foram realizadas considerando uma variação absoluta de 10% da tensão VREF de 5V e discretizadas para as tensões de VBAT de 6V, 12V, 18V, 27V e 40V como é mostrada na tabela 3.3.

Tabela 3.3-Dados de simulação do circuito conversor translinear e as polarizações versus os valores calculados para IOUT.

	IOUT (uA)						
UD ATTAU	Calculado	Dados de Simulação					
ADMI(A	@27C	mínimo	típico	máximo			
6	97.73	78.42	99.10	118.00			
12	46.74	39.10	49.71	61.00			
18	29.86	25.37	32.43	40.00			
27	19.90	16.30	21.23	26.70			
40	13.44	10.33	13.75	17.50			

O gráfico da figura 3.1.1 está baseado nos dados da tabela 3.3 que mostra um comparativo entre a corrente previamente modelada pela expressão do capítulo 2 discriminada como (2.12) para cada tensão de VBAT e as correntes obtidas via simulação do circuito gerador de corrente IOUT.



Figura 3.1.1:Comparação entre Teórico e simulado para corrente IOUT

O gráfico da figura 3.2.2 mostra a relação entre a frequência do oscilador calculado e valor obtido em simulação.



Figura 3.1.2: Comparação entre Teórico e simulado para o ciclo de relógio

Capítulo 4. Resultados Experimentais.

Os resultados a seguir mostram os resultados experimentais da implementação do circuito gerador de corrente inversamente proporcional a variação da tensão da bateria (VBAT) sob o circuito do oscilador de relaxação em dez (10) amostras levando-se em consideração os parâmetros: temperatura baixa, por volta de -40 graus Celcius, a temperatura ambiente, por volta de 27 graus Celsius e temperatura alta, por volta de 125 graus Celsius.

A tabela 4.1 mostra os dados obtidos em laboratório mostrando a variação da freqüência medida por um osciloscópio Tektronix modelo TDS3012 com relação aos valores calculados.

Tabela 4.1-Dados experimentais do circuito implementado em silício versus a frequência

	Frequênc	ia do Cloc			
	Coloulada	Dados (de Silício	% Var	iação
VBAT (V)	Calculado	mínimo	máximo	mínimo	máximo
6	6.67	6.10	6.35	-8.55	-4.80
12	3.16	3.19	3.35	0.95	6.01
18	2.07	2.11	2.26	1.93	9.18
27	1.36	1.36	1.48	0.00	8.82
40	0.91	0.88	1.03	-3.61	12.81

do oscilador (ciclo de relógio) e calculada.

Para ilustrar o comportamento da freqüência com a variação da tensão da bateria (VBAT) é mostrado na figura 4.1.1 a variação no plano cartesiano de freqüência versus tensão de bateria levando-se em consideração os extremos de simulação (mínimo, típico e máximo) valores absolutos, especificação de variação das referências de tensão (vdd, VREF) de aproximadamente 10% comparando-se com os valores obtidos em laboratório discriminados com o termo Silício.



Figura 4.1.1-Comparação dos dados obtidos em laboratório com os previamente

calculados.

A tabela 4.2 mostra os dados obtidos em laboratório mostrando a variação da freqüência medida com relação aos valores calculados com suas respectivas variações percentuais.

Tabela 4.2-Dados experimentais do circuito implementado em silício versus a frequência do oscilador (ciclo de relógio) calculada e simulada.

	Dado:		de Silício	% Var	iação	Dad	os de Simu	lação	(% Variação	
VBAT (V)	calculauu	mínimo	máximo	mínimo	máximo	mínimo	típico	máximo	mínimo	típico	máximo
6	6.67	6.10	6.35	-8.55	-4.80	4.51	5.91	7.35	-32.34	-11.42	10.16
12	3.16	3.19	3.35	0.95	6.01	2.39	3.20	4.14	-24.24	1.11	31.08
18	2.07	2.11	2.26	1.93	9.18	1.60	2.17	2.88	-22.56	4.98	38.99
27	1.36	1.36	1.48	0.00	8.82	1.05	1.45	1.96	-22.72	6.91	43.97
40	0.91	0.88	1.03	-3.61	12.81	0.68	0.97	1.32	-25.52	6.24	44.58

A figura 4.1.2 mostra a frequência do oscilador no silício versius valores extraídos por simulação.





A figura 4.1.3 mostra uma extração da potência emitida das componentes espectrais do LIN onde é possível visualizar a primeira harmônica do oscilador de relaxação à 3.2 Mhz na condição típica à 12V de tensão de bateria.



Figura 4.1.3- "Snapshot" da extração em laboratório das componentes espectrais do LIN.

Na figura 4.1.4 é mostrado uma forma de onda do barramento LIN com a tensão da bateria à 12V e no modo usuário configurado para o Slew rate constante. Na figura é observado no canal 1 do osciloscópio o pulso de Tx o canal 2 o barramento LIN e canal 3 o oscilador de relaxação. O valor obtido de frequência para essa amostra foi de 3.324 Mhz medido pelo equipamento.



Figura 4.1.4- "Snapshot" da extração em laboratório da forma de onda do LIN e o oscilador de relaxação.

Na figura 4.1.5 é mostrado uma foto do circuito projetado contendo os circuitos de referência IREF, I1, circuito oscilador de relaxação e a célula translinear. A área total do circuito foi de aproximadamente 0.026 milímetros quadrados. Respectivamente os números indicados na figura representam: 1- Circuito gerador de IREF, 2- Circuito gerador de I1, 3- Malha translinear, 4- Espelho de corrente de geração de IOUT, 5- Circuito habilitador e circuitos "spare", 6- Oscilador de Relaxação.



Figura 4.1.5: Fotografia do chip fabricado com as dimensões aproximada.

Capítulo 5

Conclusões e Perspectivas Futuras

Foi observado que o valor especificado de pulso de relógio à12V obtido pela caracterização está muito próximo do valor calculado, sendo assim a frequência do oscilador tanto no modo de temporização constante como no modo slew rate são aproximadamente iguais. Apesar da função alvo ter uma componente VBE não houve alteração do Slew Rate devido a robustez da malha de controle do driver.

Outro ponto evidenciado foi a curvatura hiperbólica da tensão da bateria versus frequência do clock e também os valores típicos simulados estiveram muito próximos dos valores caracterizados, porém os erros percentuais das medidas da frequência do clock simulado foram maiores que os dados de caracterização e grande parte do espalhamento da frequência vista em simulação foi devido a variação em processo do resistor de poly utilizado nesse projeto. Apesar de apenas 10 amostras de um mesmo lote terem sido testadas localmente, dados de diversos lotes recebido de laboratórios certificados automotivos mostraram que o LIN esteve sempre dentro da especificação vigente mostrando assim uma grande robustez. O produto está em produção a mais de 4 anos e até o momento não houve a necessidade de nenhum ajuste do controle de curvatura para nenhuma das tensões especificadas de bateria. O circuito foi desenvolvido utilizando a tecnologia SMARTMOS 8MV de Freescale Semicondutores.

Não existe limite para aplicações utilizando o circuito translinear. É sabido que existe uma forte tendência em redução de consumo e de área, para tal o uso do transistor MOS de torna uma solução interessante para essa questão, pois sabemos que o transistor MOS ocupa uma área relativamente menor que o transistor bipolar dado a mesma funcionalidade. Podemos então, nessa linha de raciocínio implementar o circuito gerador de corrente translinear utilizando o

transistor MOS em substituição ao transistor bipolar, com isso será necessário condicionar o projeto a níveis de corrente adequados para que o mesmo esteja no regime da região sublimiar. As fontes de corrente deverão ter um projeto mais preciso, sintonizado e principamente a preocupação com o casamento entre os dispositivos deverá ter um peso enorme e deverão ser melhores elaborados. Outro aspecto que deverá ser cuidado e com maior conservadorismo será a analise do espalhamento por processo e temperatura já que o modelamento desse dispositivo nessa dada região não é tão precisa.

Referências Bibliográficas

1. LIN Consortium. Local Interconnect Network Specification 1.3 and 2.0, 2005.

2. Shrinath, A & Emadi, A. (2004). Electronic Control Units for automotive electrical power systems: communication

and networks. Journal of Automobile Engineering, Proc. of the Institution of Mechanical Engineers, vol. 218, part D, pp. 217 230.

3. Popa, M. & Groza, v. & Botas, A. (2006). LIN bus testing software. IEEE Canadian Conference on Electrical and Computer Engineering, pp. 1287–1290.

4. Gilbert B (1975). Translinear circuits: a proposed classification. Electronics Letters, 11, pp. 14–16.

Shin, S. & Yu, w. & Kong, B. & Lee, C. (2005) & Jun, H. & Kim, J. (2005). A slew rate-controlled output driver having a constant transition time over the variations of process, voltage and temperature. Proceedings of the IEEE Custom Integrated Circuits Conference, pp. 231–234.
 Nack, D. & Dyer, K. (2001). A constant slew rate Ethernet line driver. IEEE Journal of SOlid State Circuits, Vol 36, 5, pp. 854–858.

7. Tercariol, W. & Nascimento, I. (2010). Current driver suitable for use in a shared bus environment, US Patent number 7688113 B2, March 2010.

8. Grebene, A.(2003). Bipolar and MOS Analog Integrated Circuit Design, John Wiley & Sons, Inc., New Jersey, 2003.

9. Siqueira Dias, J. & Martins, M. (1994). CMOS shunt regulator with bandgap reference for automotive

environment, IEE Proc.-Circuits Devices Syst., Vol. 141, No. 3, June 1994.

10. Seevinck, E. & Wiegerink, R. (1991). Generalized Translinear Circuit Principle, IEEE J. Solid-State Circuits, 26, August 1991, pp. 1098–1102

11. Wiegerink, R. (1993). Analysis and Synthesis of MOS Translinear Circuits. The Springer International Series in Engineering and Computer Science, Vol. 246.