

Vitor Ciciliato

SINTETIZADOR DE FREQUÊNCIAS EMPREGANDO A
TÉCNICA DE SÍNTESE DIGITAL DIRETA COERENTE

Dissertação apresentada à Faculdade de
Engenharia Elétrica da Universidade
Estadual de Campinas como parte dos
requisitos exigidos para obtenção do

Este exemplar corresponde à redação final de MESTRE EM ENGENHARIA ELÉTRICA

defendida por Vitor Ciciliato

_____ e aprovada pela Comissão

Julgadora em 11 / 3 / 91.

Orientador

Chiquito

Orientador: Prof. Dr. José Geraldo Chiquito

UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA
DEPARTAMENTO DE COMUNICAÇÕES

Campinas - SP
Fevereiro 1991

UNICAMP
BIBLIOTECA CENTRAL

AGRADECIMENTOS

Ao amigo e orientador professor Dr. José Geraldo Chiquito, pelo incentivo e dedicado apoio técnico durante o decorrer deste trabalho.

Ao amigo Adilson Sakahi Ohfugi, pela ajuda na gravação das memórias

Aos amigos do laboratório, Kenia Pena de Souza, Jozué Vieira Filho e Edson José Nagle, pela convivência amigável.

As instituições financiadoras de pesquisas CNPq e FAPESP, que viabilizaram este trabalho.

À minha família e a Margareth Lobato pela compreensão e paciência durante estes trinta e um meses de trabalho.

A todos que direta ou indiretamente contribuíram para a realização deste trabalho.

Aos meus pais Dirnei e Cenira.

Para Margareth.

RESUMO

Este trabalho apresenta um estudo das mais importantes técnicas de síntese de frequências e descreve o projeto e implementação de um Sintetizador de Frequências Básico, que emprega a Técnica de Síntese Digital Direta Coerente.

O sintetizador implementado possui duas saídas de frequência independentes, uma até 50 kHz e outra até 1 MHz. Em cada uma destas saídas emprega-se um conjunto de conversor D/A e filtro passa-baixas diferente, o que possibilita uma comparação de desempenho entre eles.

O cálculo do espectro teórico do sinal senoidal sintetizado é apresentado para as duas saídas, para várias frequências de saída e para vários números de "bits" da palavra digital de entrada do conversor D/A. As raias espectrais medidas são comparadas com estes valores teóricos.

A implementação deste Sintetizador de Frequências Básico, possibilita o estudo da qualidade da senóide sintetizada e sua relação com os dados gravados na memória, com a qualidade e característica do conversor D/A e com os filtros passa-baixas empregados.

ÍNDICE

I - INTRODUÇÃO	1
I.1 - SINTETIZADORES DE FREQUÊNCIAS	2
I.2 - APLICAÇÕES DOS SINTETIZADORES DE FREQUÊNCIAS	3
I.2.1 - SISTEMAS DE COMUNICAÇÕES	3
I.2.2 - SISTEMAS AUTOMÁTICOS DE TESTE E MEDICÃO	4
I.2.3 - SISTEMAS AVANÇADOS	5
I.3 - A UTILIZAÇÃO DOS SINTETIZADORES NO BRASIL	6
I.4 - "INTERFACE" GPIB	6
II - TÉCNICAS DE SÍNTESE DE FREQUÊNCIAS	9
II.1 - INTRODUÇÃO	10
II.2 - SÍNTESE INCOERENTE	10
II.3 - SÍNTESE DIRETA COERENTE	13
II.3.1 - TÉCNICA DA FORÇA-BRUTA	13
II.3.2 - TÉCNICA HARMÔNICA	15
II.3.3 - TÉCNICA DO TRIPLO MISTURADOR	18
II.3.4 - TÉCNICA DO DUPLO MISTURADOR + DIVISOR	20
II.4 - SÍNTESE INDIRETA COERENTE	25
II.4.1 - TÉCNICA COM PLL ANALÓGICO	25
II.4.2 - TÉCNICA COM PLL DIGITAL	32
II.5 - SÍNTESE DIGITAL DIRETA COERENTE	37
II.6 - SÍNTESE COM PLL N-FRACIONAL	47
II.7 - CONCLUSÕES	51

III - PROJETO DE UM SINTETIZADOR DE FREQUÊNCIAS EMPREGANDO A TÉCNICA DE SÍNTESE DIGITAL DIRETA COERENTE	52
III.1 - INTRODUÇÃO	53
III.2 - DIAGRAMA DE BLOCOS FUNCIONAIS DETALHADO	53
III.3 - IMPLEMENTAÇÃO	56
III.3.1 - DADO DE PASSO DE FASE	61
III.3.2 - REGISTRADOR BINÁRIO REGISTRADOR ACUMULADOR REGISTRADOR INTERMEDIÁRIO REGISTRADOR DO CONVERSOR 1	64
III.3.3 - SOMADOR	64
III.3.4 - MEMÓRIA	65
III.3.5 - COMPLEMENTADOR	65
III.3.6 - CHAVES "ON/OFF" 1 E 2 DOS "BITS" MENOS SIGNIFICATIVOS	66
III.3.7 - CONVERSOR D/A 1	66
III.3.8 - FILTRO PASSA-BAIXAS 1	66
III.3.9 - CONVERSOR D/A 2	67
III.3.10 - FILTRO PASSA-BAIXAS 2	67
III.3.11 - OSCILADOR DE REFERÊNCIA A CRISTAL	67
III.3.12 - CHAVE SELETORA DA FREQUÊNCIA DE REFERÊNCIA DIVISOR POR 10 DIVISORES DE FREQUÊNCIA CHAVE SELETORA DE FREQUÊNCIA COM L POSIÇÕES "RESET"	69
III.4 - TESTES	70
III.4.1 - TESTE DOS CONVERSORES D/A	70
III.4.2 - TESTE DOS FILTROS PASSA-BAIXAS	76
III.5 - COMENTÁRIOS SOBRE A IMPLEMENTAÇÃO	82
IV - OBTENÇÃO TEÓRICA E EXPERIMENTAL DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO	83
IV.1 - CÁLCULO DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO	84

IV.2 - MÉTODO ALTERNATIVO DE CÁLCULO DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO	94
---	----

V - CONCLUSÕES	102
--------------------------	-----

APÊNDICE A: PROGRAMA PARA CALCULAR OS DADOS DA MEMÓRIA	105
--	-----

APÊNDICE B: IMPLEMENTAÇÃO DOS FILTROS PASSA-BAIXAS 1 E 2	107
--	-----

APÊNDICE C: PROGRAMA PARA CALCULAR O ESPECTRO TEÓRICO DOS SINAIS SINTETIZADOS VIA FORMA DE ONDA	125
--	-----

APÊNDICE D: PROGRAMAS PARA CALCULAR OS COEFICIENTES b_n E $x_q(t)$	137
--	-----

APÊNDICE E: RELAÇÃO DOS COMPONENTES	140
---	-----

APÊNDICE F: RELAÇÃO DE PROGRAMAS E EQUIPAMENTOS	144
---	-----

REFERÊNCIAS BIBLIOGRÁFICAS	146
--------------------------------------	-----

CAPÍTULO I

INTRODUÇÃO

I.1 - SINTETIZADORES DE FREQUÊNCIAS

As necessidades das medições realizadas atualmente estão impondo condições cada vez mais rígidas e severas nas fontes de sinal em relação à resolução, estabilidade e controle de frequência. Testes de componentes de faixa estreita, comunicações terrestres e por satélite, sistemas automatizados de testes e medições (ATS), etc, são apenas algumas das muitas aplicações que requerem fontes de sinal de alta precisão. A resposta a estas necessidades foi o surgimento dos sintetizadores de frequências, cuja primeira descrição na literatura ocorreu durante a Segunda Guerra Mundial.

O termo sintetizador de frequências tem sido usado para designar um aparelho que implementa uma das técnicas de síntese de frequência existentes, sendo capaz de gerar uma frequência de saída, f_s , dentre um grande número de frequências de saída possíveis, sob comando externo. A frequência de saída, f_s , é um múltiplo racional de uma frequência padrão, f_r , ou seja, $f_s = (N/M) \cdot f_r$, onde M e N são inteiros. As técnicas de síntese também são aplicáveis em geradores de frequência de saída fixa.

Uma síntese de frequência é uma combinação de elementos de sistema que resultam na geração de uma ou muitas frequências, a partir de uma ou poucas fontes de referência. Na sua forma mais primitiva a síntese de frequência era realizada por um oscilador controlado a cristal, com um banco de cristais chaveados manualmente. A exatidão e estabilidade em frequência deste dispositivo é determinada pela exatidão e estabilidade do cristal e, numa extensão menor, pelo circuito.

O oscilador controlado a cristal foi superado, mas não substituído, por uma técnica agora conhecida como síntese incoerente. Esta técnica utiliza um número de osciladores controlados a cristal combinados de tal forma, a gerarem muitas frequências com relativamente poucos cristais.

No entanto, os novos desenvolvimentos no campo das comunicações exigiam requisitos de exatidão e estabilidade por várias ordens de grandeza superior aos fornecidos pela técnica de síntese incoerente. Então surge uma nova família de técnicas, agrupadas sob o nome de síntese coerente, a qual produz muitas frequências a partir de uma fonte de referência com a exatidão e estabilidade requeridas. Estas técnicas resultam na geração de espúrios de saída, os quais são

eliminados pela escolha apropriada das frequências usadas na síntese e suprimidos por filtragem. O ruído de fase já não pode ser negligenciado.

Com o advento da integração em média e larga escala, uma nova família de técnicas de síntese, denominada síntese digital, tornou-se prática. Na Síntese Digital Direta Coerente as amostras da senóide de saída são geradas digitalmente, convertidas para a forma analógica por um conversor digital/analógico (D/A) e então filtradas para gerar a saída senoidal desejada. Um outro método de síntese digital extremamente interessante e usado em vários sintetizadores comerciais é a chamada Síntese Fracional de Frequências, ou Síntese com PLL ("Phase Lock-Loop") N-Fracional - consiste num método de relacionar a frequência de um VCO (Oscilador Controlado a Tensão) com uma referência a cristal por um valor não inteiro. Esta técnica permite que um único PLL ofereça resolução multi-dígitos, ao contrário do método tradicional que requer um PLL para cada década de resolução de frequência.

As técnicas de síntese de frequência foram surgindo de acordo com a necessidade e conforme a tecnologia permitia. Atualmente é grande o número de técnicas existentes, cada uma com suas próprias características. A escolha de uma determinada técnica para implementar um sintetizador vai depender de muitos fatores, tais como:

- * Faixa de frequência de saída.
- * Valor do menor incremento de frequência.
- * Exatidão e estabilidade de frequência.
- * Nível de espúrios na saída.
- * Estado-da-arte da tecnologia.
- * Tamanho do aparelho.
- * Custo.
- * Consumo de potência.
- * Aplicação.

I.2 - APLICAÇÕES DOS SINTETIZADORES DE FREQUÊNCIAS

I.2.1 - SISTEMAS DE COMUNICAÇÕES

Provavelmente o maior impulso para o desenvolvimento das técnicas de síntese de frequência e conseqüentemente dos sintetizadores

de frequência, tem sido a demanda para capacitar a existência de vários canais de comunicação dentro de uma faixa de frequência limitada. Foi possível com os sintetizadores reduzir o espaçamento entre canais, eliminando-se a banda de guarda prevista para acomodar desvios de frequência que existiam nos sistemas anteriores. Foi também possível a construção de equipamentos com sintonização rápida e precisa de qualquer canal em ondas curtas, VHF e UHF. Por isso, nos últimos trinta anos, os radiorreceptores de comunicações profissionais têm utilizado em escala cada vez maior a técnica de síntese de frequência para a implementação do oscilador local.

Em radiofusão comercial, os transmissores precisam operar frequentemente dentro de requisitos de precisão de frequência igual a aproximadamente 1 Hz, principalmente nas regiões em que se tem vários transmissores operando na mesma frequência nominal. Na Europa, por exemplo, a irregularidade de relevo em muitos países permite que muitos transmissores de TV operem no mesmo canal, todos transmitindo o mesmo programa. A recepção pode ser muito melhorada se forem usadas frequências da portadora deslocadas de $1/3$, $2/3$ ou $4/3$ da frequência da rede (50 ou 60 Hz). Esta melhora de desempenho pode ser obtida com um sintetizador relativamente simples. Os sintetizadores também tem sido cada vez mais utilizados em receptores de FM para uso doméstico, oferecendo precisão e facilidade de sintonia. O custo desses equipamentos tem sido cada vez menor pela utilização dos circuitos integrados.

1.2.2 - SISTEMAS AUTOMÁTICOS DE TESTE E MEDIÇÃO

A integração em larga escala de circuitos velozes, incorporou aos sintetizadores a possibilidade de serem programados para realizar um chaveamento de frequência em altas velocidades. Esta característica estendeu o uso de sintetizadores para testes em laboratório e linha de produção de vários circuitos e sistemas eletrônicos, por exemplo, para se obter a resposta em frequência de filtros, para testar filtros a cristal de faixa estreita, na checagem de sistemas de telemetria multicanal, etc.

Embora muitos sistemas de medida equivalentes possam ser realizados pela combinação de um gerador de sinais convencional e um frequencímetro, a velocidade e exatidão da medida podem ser grandemente

aumentadas com o uso dos sintetizadores, além de permitir o uso de mão-de-obra semi-especializada. Em muitos casos, o número de medidas a serem realizadas é tão grande que o método tradicional mostra-se inviável, tanto por razões econômicas como técnicas. A maioria dos sintetizadores atuais permite um controle remoto da frequência por meios digitais, abrindo-se a possibilidade de se estabelecer um sistema automatizado de medição (ATS), controlado por um computador ou por um controlador de uso dedicado para esta função.

A tendência de automatização dos aparelhos de medição é cada vez mais marcante, principalmente depois do estabelecimento do padrão IEEE 488 de "interface" para instrumentação programável (GPIB - "General Purpose Interface Bus"). Além da precisão, confiabilidade e eficiência do controle por programa da operação do sintetizador, existem outras vantagens importantes. Em geral, a rapidez com que pode ser mudada a frequência através de um controlador digital é muito elevada, ultrapassando em muito a capacidade humana de realizar tal operação. Para certos tipos de sintetizadores, pode-se chegar à casa de um milhão de alterações de frequência por segundo, permitindo a realização de testes, implementações e simulações impossíveis com os métodos convencionais.

I.2.3 - SISTEMAS AVANÇADOS

Os sistemas de comunicações mais usuais operam com meios de propagação favoráveis, que introduzem relativamente pouca distorção nos sinais. Entretanto, a saturação crescente da utilização do espectro eletromagnético, e as exigências cada vez maiores no sentido de comunicações confiáveis em meios adversos, têm levado ao desenvolvimento de sistemas de comunicações e radares que podem operar em canais pouco favoráveis. Como exemplos, podemos citar comunicações por satélites com terminais móveis (aviões, navios, etc.), sistemas de comunicações militares táticas, comunicações em canais dispersivos com desvanecimento, radares com agilidade em frequência, comunicações subaquáticas, etc. Em todas estas aplicações os sintetizadores de frequências desempenham um papel fundamental, pois estes sistemas se baseiam em técnicas de espalhamento espectral ("frequency hopping"), isto é, onde se faz um chaveamento rápido e de forma controlada da frequência da portadora.

Quanto mais se aprende sobre as técnicas ou se desenvolvem novas técnicas, a possibilidade de uso da síntese de frequência em outros sistemas que não sejam de comunicações de superfície ou espacial, aplicações mais comuns, são reconhecidas, aumentando o número de aplicações da síntese de frequência.

I.3 - A UTILIZAÇÃO DOS SINTETIZADORES NO BRASIL

Os sintetizadores de frequências, apesar das vantagens que apresentam sobre os geradores convencionais, ainda não estão largamente difundidos no país, principalmente por seu custo relativamente elevado. Entre os maiores usuários de sintetizadores no país estão os laboratórios de pesquisa mais bem equipados e as indústrias de telecomunicações, que utilizam invariavelmente equipamentos de origem estrangeira, já que a indústria nacional ainda não fabrica este tipo de equipamento. Todavia, a demanda por sintetizadores está crescendo rapidamente, ao mesmo tempo em que os custos de fabricação estão se reduzindo a tal ponto, que várias empresas nacionais de instrumentos eletrônicos já têm planos de lançamento em futuro próximo de sintetizadores produzidos localmente.

I.4 - "INTERFACE" GPIB

Nos anos recentes, tem havido uma rápida transição em direção à automatização dos testes e medidas. Esta transição pode ser atribuída a uma variedade de fatores. A força motriz é sem dúvida a necessidade por mais e melhores testes. Os dispositivos e equipamentos estão se tornando mais e mais complexos, ao mesmo tempo em que a demanda por maior qualidade e confiabilidade requer testes cada vez mais completos, tanto durante o projeto como na produção do produto.

Em mais e mais casos, os procedimentos de teste se tornam impraticáveis pelos métodos manuais. As tarefas envolvidas se tornam tão abrangentes, monótonas e demoradas, que os métodos manuais não são mais viáveis. Automatizar parcial ou totalmente estes processos está se tornando cada vez mais a única solução possível.

Não importa quão grande a necessidade, a solução não existe verdadeiramente, a menos que os meios estejam disponíveis a custo acessível. É a combinação dessas necessidades e a disponibilidade dos meios que está causando uma tendência rápida e quase revolucionária em direção à automatização dos testes e medidas.

Durante as últimas décadas, a instrumentação tem evoluído da forma totalmente manual até os instrumentos mais sofisticados capazes de operar por controle remoto. Houve um passo gigantesco para a frente quando o IEEE adotou o padrão 488, [8], que define uma "interface" mecânica e elétrica pela qual os instrumentos podem se comunicar e ser controlados. O desenvolvimento da "Interface" Padrão para Instrumentação Programável IEEE 488 teve um impacto significativo no projeto, construção e programação dos ATS, principalmente na redução do esforço e do custo da automatização. Antes do advento do padrão IEEE 488, os projetos dos ATS envolviam o desenvolvimento de uma "interface" específica para a aplicação particular e, em muitos casos, havia a necessidade de se projetar até os instrumentos de medição. Após o desenvolvimento do IEEE 488, o projeto do ATS não precisa mais depender desse esquema. As "interfaces" têm sido construídas dentro dos instrumentos pelos fabricantes destes equipamentos.

O padrão IEEE 488 reduziu a construção de um sistema automatizado de testes a alguns poucos passos. Reduziu o problema a simplesmente colocar os instrumentos num arranjo conveniente (por exemplo, num bastidor ou empilhados numa bancada) interconectá-los com um cabo especial e designar um número de endereço a cada dispositivo. O padrão IEEE 488 também teve um impacto na simplificação das tarefas de programação. Ele tem eliminado as necessidades de módulos de "software" dedicados para cada instrumento. Os métodos de transferência de mensagens (dados, "trigger", "clear", etc.) entre o controlador e os instrumentos são definidos pelo IEEE 488 e são os mesmos para todos os instrumentos. Esta abordagem eliminou um dos esforços que fez no passado, a programação dos ATS a tarefa principal no desenvolvimento de um sistema automatizado de testes. Antigamente, a implementação de um ATS requeria pessoas com grande habilidade no "software" em linguagem "assembly", conhecimento do "hardware" específico da "interface" e as características do componente e das aplicações pretendidas para este componente. Não é necessário dizer que este tipo de indivíduo não era comum e, assim, o desenvolvimento dos ATS era deixado para alguns poucos selecionados, a custo muito elevado.

Desde a introdução do padrão IEEE 488, milhares de instrumentos têm sido projetados com esta facilidade nos Estados Unidos,

Europa, Japão e até nos países socialistas. A "interface" GPIB tem sido até mesmo utilizada em equipamentos outros que os instrumentos programáveis. Computadores e calculadoras de mesa usam o GPIB para se comunicar com impressoras, "floppy disk", etc. Em resumo, o GPIB goza de larga aceitação e utilização tornando-se genuíno padrão universal.

CAPÍTULO II

TÉCNICAS DE SÍNTESE DE FREQUÊNCIAS

II.1 - INTRODUÇÃO

Neste capítulo, discute-se os princípios das mais importantes das técnicas de síntese de frequências, [1] e [2], apresentando-se as vantagens, desvantagens e as especificações de projeto relevantes de cada técnica quando implementada num sintetizador.

Atenção especial é dedicada à seção que trata da Síntese Digital Direta Coerente, tema principal deste trabalho.

II.2 - SÍNTESE INCOERENTE


As maneiras pelas quais as frequências de saída são geradas, a partir das frequências de entrada, na síntese incoerente variam, dependendo da aplicação, mas o objetivo principal desta técnica permanece o mesmo em todos os casos, isto é, minimizar o número de cristais e blocos de construção básicos, tais como, osciladores, misturadores e filtros usados na síntese, a fim de reduzir o custo.

Para discutir as limitações e os problemas de projeto desta técnica, é útil acompanhar a discussão com um exemplo de uma maneira de implementá-la, dada no diagrama de blocos da FIGURA II.1. As especificações assumidas neste exemplo são:

- (1) Faixa de frequências de saída: 28 a 29 MHz.
- (2) Menor incremento de frequência: 1 kHz.
- (3) Número de diferentes frequências geradas: 1000.
- (4) O nível de espúrios aceitável na saída é um requisito que determina a escolha das frequências de f_1 até f_n , mas para simplificar o exemplo omite-se esta especificação.

Esta técnica de síntese usa o método da heterodinagem sucessiva, ou seja, a saída do misturador mais à esquerda da FIGURA II.1 é a soma de suas duas frequências de entrada,

$$3,001 \text{ MHz} + 4,02 \text{ MHz} = 7,021 \text{ MHz},$$



EXEMPLO DA TÉCNICA DE SÍNTESE INCOERENTE

Size Document Number A FIGURA II.1

Date: January 26, 1991 Sheet 01 of 01

e assim sucessivamente até obter-se a frequência de saída, $f_s = 28,921$ MHz. Os filtros passa-faixa são responsáveis pela eliminação dos espúrios provenientes do processo de mistura.

No exemplo da FIGURA II.1 foram usados dez cristais para cada bloco oscilador, no entanto, num outro exemplo ou aplicação, qualquer número de cristais podem ser usados com igual sucesso. A seleção do cristal usado por cada bloco oscilador a cristal é feita por um painel de controle externo independente para cada bloco.

OBSERVAÇÕES:

- (1) A especificação de uma faixa de frequências maior, ou de um incremento de frequência menor, implica no uso de mais estágios misturador-oscilador.
- (2) O uso da heterodinagem aditiva faz a estabilidade, exatidão e ruído de fase da frequência de saída ser a soma da estabilidade, exatidão e ruído de fase dos osciladores. Logo, a exatidão e estabilidade podem ser significativamente melhoradas pela combinação de heterodinagem aditiva e subtrativa e pelo uso de cristais envelhecidos. Já o ruído de fase, devido a sua natureza incoerente, só pode ser reduzido pela melhora no desempenho dos circuitos com relação ao ruído.
- (3) Cuidados especiais devem ser tomados quanto a espúrios na saída, pois os processos de mistura geram um número infinito de indesejáveis produtos de intermodulação, alguns dos quais são de baixa ordem e podem cair dentro da faixa de operação. A escolha apropriada das frequências f_1 a f_n , faz estes produtos caírem fora da faixa da frequências de saída, onde podem ser suprimidos por filtragem. Logo, a análise dos espúrios de saída é de importância primordial e é o primeiro passo no projeto.
- (4) A simplicidade inerente da síntese incoerente faz esta técnica ser barata e requerer pouca potência e espaço, quando comparada às outras técnicas. Logo, deveria ser usada quando estabilidade e exatidão de frequência não forem de primordial importância.

II.3 - SÍNTESE DIRETA COERENTE

A principal diferença entre síntese incoerente e síntese coerente está no número de fontes de frequências usadas no processo de geração de frequências. Na síntese incoerente existem numerosos osciladores controlados a cristal e na síntese coerente somente uma fonte de referência é usada. Consequentemente, a estabilidade e exatidão da frequência de saída em um sistema de síntese coerente são as mesmas da fonte de referência. A característica de que todas frequências são geradas de uma fonte de referência faz a síntese coerente indispensável, principalmente por que é mais fácil e barato conseguir uma fonte de referência com ótima estabilidade e exatidão, do que desenvolver n osciladores controlados a cristal cada um com dez cristais chaveados e obter a mesma exatidão e estabilidade.


Quando existe a necessidade de gerar um pequeno número de frequências é comum usar a técnica da força-bruta ou a técnica harmônica.

II.3.1 - TÉCNICA DA FORÇA-BRUTA

A técnica da força-bruta é preferida quando as frequências de saída têm de ser geradas simultaneamente. Os blocos de construção básicos usados na técnica da força-bruta são os multiplicadores e divisores de frequência, misturadores e fonte de referência. Na FIGURA II.2 apresenta-se um exemplo desta técnica, omitindo-se os amplificadores e filtros para maior clareza.

OBSERVAÇÕES:

- (1) As onze frequências de saída do exemplo podem ser geradas de muitas outras maneiras e existe uma delas ótima, ou seja, uma que requer um número mínimo de blocos de construção. No entanto, não é tão fácil para o projetista definir o sistema ótimo e pode acontecer deste sistema ser o mais caro também.
- (2) A técnica da força-bruta pode ser implementada com ambos circuitos, analógicos e digitais.



EXEMPLO DA TÉCNICA DA FORÇA-BRUTA

Size	Document Number	REV
A	FIGURA II.2	
Date:	February 21, 1991	Sheet 01 of 01

- (3) Apresenta problemas de espúrios de saída gerados na mistura, multiplicação e divisão e também problemas de ruído de fase.
- (4) A técnica é extensivamente usada em sintetizadores para gerar frequências auxiliares.

II.3.2 - TÉCNICA HARMÔNICA

A técnica harmônica é preferida quando o espaçamento entre quaisquer duas frequências de saída adjacentes é igual em toda a faixa. As frequências de saída são múltiplas do espaçamento e somente uma frequência é gerada por vez. Por exemplo, a técnica harmônica seria usada para gerar uma das cinco frequências - 10, 11, 12, 13 e 14 MHz - por vez.



A técnica consiste na geração de um sinal com um alto conteúdo harmônico, geralmente um trem de pulsos, com frequência fundamental igual ao espaçamento, seguida da seleção da harmônica desejada. Existem muitas maneiras de converter a onda senoidal da fonte de referência em um trem de pulsos, mas este assunto não será tratado aqui.

Na FIGURA II.3 apresentam-se três maneiras práticas de selecionar a harmônica desejada (três variantes da técnica harmônica). A somatória na figura representa o sinal de entrada com alto conteúdo harmônico. As harmônicas do sinal que podem passar pelo filtro (apenas uma delas passa) são a.fr até b.fr. As harmônicas restantes suprimidas pelo filtro são denotadas por R.


TÉCNICA HARMÔNICA COM FILTRO PASSIVO

A técnica harmônica com filtro passivo sintonizável cujo diagrama de blocos está na FIGURA II.3(a), é usada para selecionar uma das harmônicas quando o espaçamento entre harmônicas adjacentes é grande em relação à frequência de saída, $f_s = k \cdot f_r$, tal que a atenuação das harmônicas não desejadas é realizada com um pequeno número de pólos no filtro sintonizável. Esta técnica não é usada quando o espaçamento entre harmônicas adjacentes é pequeno, porque filtros passivos sintonizáveis

(a) TÉCNICA HARMONICA COM FILTRO PASSIVO



(b) TÉCNICA HARMONICA COM DUPLO MISTURADOR



(c) TÉCNICA HARMONICA COM PLL

TÉCNICA HARMONICA		
Size Document Number	REV	
A	FIGURA II.3	
Date: February 21, 1991	Sheet	01 of 01

de faixa estreita usam um grande número de pólos, são caros e difíceis de implementar.

TÉCNICA HARMÔNICA COM DUPLO MISTURADOR

Quando o espaçamento entre harmônicas é pequeno usa-se a técnica harmônica com duplo misturador da FIGURA II.3(b). Nesta técnica um trem de pulsos é aplicado na entrada de sinal de um misturador subtrativo e o oscilador sintonizável fornece a frequência, f_{TO} , para a outra entrada. A frequência, f_{TO} , é menor do que a frequência de saída, $f_s = k \cdot f_r$, sempre por uma quantidade fixa, f_{IF} . O filtro passa-faixa após o misturador atenua as harmônicas não queridas. No misturador aditivo a harmônica selecionada é reconvertida para seu valor original, $f_s = k \cdot f_r$.

Vantagens desta técnica comparando com a de filtro passivo:

- (1) O filtro passa-faixa opera para uma única frequência e a sintonia manual ou remota é realizada pelo oscilador sintonizado.
- (2) Pela conversão para baixo das frequências de entrada, o espaçamento entre as harmônicas é relativamente aumentado, tornando a filtragem de harmônicas não queridas mais fácil.
- (3) Os efeitos do oscilador sintonizado sobre a estabilidade, exatidão e ruído de fase do sinal de saída, são cancelados pelo uso de um misturador subtrativo e outro aditivo. É suposto que o oscilador está sintonizado para o valor necessário de f_{TO} , tal que f_{IF} caia dentro da faixa estreita do filtro.
- (4) A degradação por ruído de fase do sinal passante pelo filtro só ocorrerá se o nível de ruído da entrada for muito baixo, ou se os misturadores e circuitos associados não forem otimizados.
- (5) O problema de espúrios na saída é tão severo aqui como em qualquer outra técnica que usa heterodinagem e deveria ser cuidadosamente investigado.
- (6) Os circuitos desta técnica podem ser implementados para frequências de microondas com relativo baixo custo.

TÉCNICA HARMÔNICA COM PLL


O diagrama de blocos desta técnica é mostrado na FIGURA II.3(c) e é útil quando o espaçamento entre as harmônicas adjacentes é tão pequeno que as duas técnicas harmônicas anteriores não conseguem separá-las. Suas características são:

- (1) Esta técnica é inerentemente livre de espúrios de saída por que não usa misturadores, multiplicadores e nem divisores.
- (2) Ocorrem problemas de vazamentos das harmônicas não queridas para a saída do filtro, através do detector de fase via o amplificador isolador. Deve-se medir ou estimar o grau de isolamento (ou ganho reverso) do amplificador.
- (3) Uma análise de estabilidade deve ser realizada para estabelecer o grau de atenuação que o PLL pode prover.
- (4) Desde que um PLL é um sistema de segunda ordem, a estabilidade e exatidão da frequência do sinal de entrada não são modificadas pelo filtro, mas o ruído de fase é.
- (5) A técnica é extensivamente usada em sintetizadores para gerar frequências auxiliares.

II.3.3 - TÉCNICA DO TRIPLO MISTURADOR

Um dos objetivos em síntese de frequência é desenvolver uma técnica que utilize repetitivamente uma configuração padrão de blocos de construção. Tal técnica reduz o custo, o tempo de projeto e desenvolvimento e simplifica a operação e manutenção dos sintetizadores. A técnica do triplo misturador foi projetada para satisfazer estes requisitos.

A FIGURA II.4 mostra o diagrama de blocos da configuração típica de uma década para esta técnica, o qual pode ser usado repetitivamente para gerar qualquer número desejado de frequências. Esta técnica é uma modificação da técnica harmônica com duplo misturador, onde um misturador aditivo é introduzido na saída do filtro de faixa estreita com frequência fixa, para injetar o incremento de frequência de ordem mais baixa do estágio anterior. Assim a frequência de saída de cada década é dada pela soma das frequências de entrada na década, ou



DÉCADA USADA NA TÉCNICA DO TRIPLO MISTURADOR		
Size	Document Number	REV
A	FIGURA II.4	
Date:	February 21, 1991	Sheet 01 of 01

seja, pela soma da frequência sintonizada na década com a frequência fornecida pela década de ordem inferior.

Quando esta década é usada em cascata com outras, a presença do "offset", f_2 , pode tornar a síntese impraticável. Por isso outro misturador diferença com um filtro (em blocos tracejados) é adicionado no diagrama, com a função de remover este "offset".

Na FIGURA II.5 apresenta-se um exemplo numérico para as seguintes especificações (os filtros e amplificadores são omitidos para maior clareza):


- (1) Faixa de frequências de saída: 10,000 a 10,999 MHz.
- (2) Menor incremento de frequência: 1 kHz.
- (3) Número de diferentes frequências geradas: 1000.
- (4) $f_a = 0,1$ MHz.
- (5) $f_1 = 10$ MHz.
- (6) $f_2 = 1$ MHz.

OBSERVAÇÕES:


- (1) Os comentários sobre estabilidade e exatidão de frequência, espúrios de saída e ruído de fase feitos com referência a técnica harmônica com duplo misturador, se aplicam aqui também.
- (2) Devido ao grande número de misturadores empregados e aos problemas associados com filtragem, esta técnica é raramente usada para gerar um grande número de frequências.
- (3) Todas as décadas exibidas no exemplo operam na mesma frequência, sendo esta característica que permite repetir o mesmo bloco por todo sistema.

II.3.4 - TÉCNICA DO DUPLO MISTURADOR + DIVISOR

Esta técnica também utiliza uma configuração padrão de blocos de construção, repetitivamente, sendo cada configuração padrão formada por dois misturadores aditivos e um divisor de frequência, com filtros passa-faixa nas saídas dos misturadores e do divisor. Para melhor compreensão apresenta-se um exemplo desta técnica na FIGURA II.6,



EXEMPLO DA TÉCNICA DO TRIPLO MISTURADOR		
Size	Document Number	REV
A	FIGURA II.5	
Date:	January 25, 1991	Sheet 01 of 01



FREQUENCIAS GERADAS
PELA TECNICA DA
FORCA-BRUTA NO EXEMPLO
DA FIGURA II.2

EXEMPLO DA TECNICA DO DUPLO MISTURADOR + DIVISOR		
Size	Document Number	REV
A	FIGURA II.6	
Date:	February 21, 1991	Sheet 01 of 01

omitindo-se os amplificadores e os filtros para maior clareza. As especificações consideradas neste exemplo são:

- (1) Faixa de frequências de saída: 10,000 a 10,999 MHz em fs2 e
100,00 a 109,99 MHz em fs1.
- (2) Menor incremento de frequência: 1 kHz em fs2 e
10 kHz em fs1.
- (3) Número de diferentes frequências geradas: 1000.
- (4) $f_e = 10$ MHz.
- (5) $f_d = 1$ MHz.
- (6) $f_1 = 80$ MHz.
- (7) $f_2 = 10$ MHz.

A frequência do sinal na saída de uma configuração padrão duplo misturador + divisor é dada pela expressão:

$$f_{scr} = (f_e + f_1 + f_2 + k \cdot f_d) / 10$$

onde: f_{scr} = frequência de saída de uma configuração padrão
 f_e = frequência do sinal de entrada no primeiro misturador
 f_1 = frequência do sinal oscilador local no primeiro misturador
 f_d = incremento de frequência
 k = constante selecionada no painel de controle
 $f_2 + k \cdot f_d$ = frequência do sinal oscilador local no segundo misturador.

Observe que o sinal de saída de uma configuração padrão é o sinal de entrada da configuração padrão seguinte, além disso, os sinais com frequência f_e , f_1 , $f_2 + k \cdot f_d$, $k = 0, \dots, 9$, são gerados da fonte de referência, por exemplo, pela técnica da força-bruta, FIGURA II.2.

Através do painel de controle e da matriz de chaveamento selecionam-se os sinais com frequências, $f_2 + k \cdot f_d$, para cada uma das entradas de oscilador local das configurações padrão, sendo que o mesmo sinal de frequência $f_2 + k \cdot f_d$, pode ser selecionado simultaneamente para mais de uma configuração padrão.

As frequências, f_e , f_1 e f_2 devem ser escolhidas de forma a satisfazer duas condições:

- (1) os requisitos de espúrios de saída
- (2) a equação que rege a relação de frequência dentro de cada configuração padrão:

$$f_e = (f_e + f_1 + f_2) / 10 = (f_1 + f_2) / 9 \Rightarrow$$

$$\Rightarrow f_{scr} = [(10/9).(f_1 + f_2) + k.f_d]/10.$$

OBSERVAÇÕES:

- (1) Esta técnica, melhor que qualquer outra, satisfaz completamente os requisitos de repetibilidade para projeto de sintetizadores.
- (2) Os incrementos de frequência são selecionados por chaves de RF e não por sintonia de n osciladores, como na técnica do triplo misturador. Isto é uma vantagem significativa quando se deseja chaveamentos em alta velocidade.
- (3) Teoricamente, incrementos de frequência infinitamente pequenos podem ser gerados pelo cascadeamento de décadas. Incrementos tão pequenos como 0,01 Hz estão disponíveis em sintetizadores comerciais.
- (4) Esta técnica é atrativa para uso com frequências de microondas, faltando apenas desenvolver uma matriz de chaveamento com grande capacidade de isolamento inter-canal, sendo que já existem misturadores e divisores PLL para frequências de microondas.
- (5) A frequência de saída, f_{s1} , é mais freqüentemente usada, porque é gerada sobre uma faixa de frequências mais larga, em termos de megahertz, do que f_{s2} .
- (6) O espectro do ruído de fase do sinal não se degrada com a propagação do sinal ao longo do caminho de síntese. Esta característica é útil quando muitas décadas são usadas para gerar milhões de frequências.
- (7) Os sinais f_e , f_1 e $f_2 + k.f_d$ têm de ser sintetizados com a pureza espectral requerida.
- (8) Comparando os exemplos das técnicas de síntese com triplo misturador e com duplo misturador + divisor das FIGURAS II.5 e II.6, nota-se que a técnica do triplo misturador usa mais misturadores. No entanto, isto não quer dizer que a técnica do duplo misturador + divisor é melhor e deva ser usada preferivelmente à do triplo misturador, pois existem vários circuitos suprimidos nas figuras e que devem ser levados em conta quando se faz a opção por uma das técnicas.

II.4 - SÍNTESE INDIRETA COERENTE

A síntese indireta usa o princípio de realimentação na geração dos incrementos de frequência, logo difere da síntese direta em muitos aspectos, tais como:


- (1) A análise dos sistemas de síntese indireta se centra sobre a investigação da estabilidade e aquisição da malha de fase amarrada ("phase-locked loop" ou PLL) e não sobre os espúrios de saída como na síntese direta.
- (2) Misturadores, multiplicadores, divisores e filtros são usados na síntese direta e indireta, mas na síntese indireta também se usam osciladores controlados por tensão (VCO's), divisores programáveis, detectores de fase e discriminadores de frequência.
- (3) Ruído de fase, velocidade de chaveamento, incrementos de frequência e o desempenho ambiental diferem daqueles mostrados na síntese direta.
- (4) Os problemas associados com as técnicas de síntese indireta são de natureza dinâmica (estabilidade e aquisição da malha).
- (5) As técnicas de síntese indireta resultam em equipamentos de pequeno tamanho e baixo peso, que requerem baixa potência CC.

II.4.1 - TÉCNICA COM PLL ANALÓGICO

A FIGURA II.7 dá o diagrama de blocos de uma década PLL analógica, onde a frequência do VCO, f_s , é convertida para baixo e comparada com a frequência de referência, f_r . Quando a diferença entre estas duas frequências é pequena, o detector de fase gera um sinal CA de variação lenta, que passa pelo filtro passa-baixas, colocando o VCO em sincronismo. Na condição de sincronismo a saída do detector de fase é uma tensão CC com amplitude e polaridade determinadas pela quantidade e direcção do deslocamento de fase entre o sinal de referência e o sinal do VCO convertido para baixo.

Quando a diferença entre as frequências comparadas é grande, o sinal CA de saída do detector de fase varia muito rapidamente e será atenuado pelo filtro passa-baixas não possibilitando o sincronismo do PLL. Nestes casos deve-se usar outros métodos para sincronizar o PLL.

OBS.: PLL NA CONDIÇÃO DE SINCROINISMO



DÉCADA PLL ANALÓGICA		
Size Document Number	FIGURA II.7	REV
A		
Date:	February 21, 1991	Sheet 01 of 01

O filtro passa-baixas muda a amplitude e a fase do seu sinal de entrada em função da frequência de trabalho, como forma de manter a estabilidade da malha.

O misturador subtrativo e o filtro passa-faixa, após o VCO, são usados para remover o "offset" de frequência, f , então com o PLL sincronizado obtém-se a expressão abaixo para a frequência de saída, f_s :

$$f_s = f_r + f_1$$

Um PLL é comumente usado como filtro de ruído de fase, ou seja, pode-se provar que um PLL funciona efetivamente como um filtro passa-baixas para o ruído de fase do sinal de referência, f_r , e um filtro passa-altas para o ruído de fase do VCO, com a mesma constante de tempo em ambos os casos. Isto resulta numa melhora significativa do ruído de fase.

Existem duas técnicas diferentes onde a configuração básica de PLL analógico pode ser usada para gerar incrementos de frequência: são as técnicas de injeção paralela e série.


TÉCNICA COM PLL ANALÓGICO - INJEÇÃO PARALELA

Neste caso, todos os incrementos de frequência são injetados dentro da malha do PLL como mostra o exemplo da FIGURA II.8. Assim a frequência de saída é dada pela expressão:

$$f_s = (f_1 + f_2/10 + f_3/100 + f_r) + (k_1 + k_2/10 + k_3/100) \cdot f_d$$

As especificações assumidas neste exemplo são:

- (1) Faixa de frequências de saída: 100,00 a 109,99 MHz
- (2) Menor incremento de frequência: 10 kHz
- (3) Número de diferentes frequências geradas: 1000
- (4) f_e = sinal de alto conteúdo harmônico, com espaçamento entre harmônicas de 1 MHz
- (5) f_d = 1 MHz
- (6) Ignorando-se os requisitos para o nível de espúrios na saída, escolhe-se as frequências: $f_1 = 88$ MHz, $f_2 = f_3 = 100$ MHz e $f_r = 1$ MHz.



$f_d = 1 \text{ MHz}$

$f_1 = 88 \text{ MHz}$

$f_2 = f_3 = 100 \text{ MHz}$

EXEMPLO DA TÉCNICA COM PLL ANALÓGICO
INJEÇÃO PARALELA

Size Document Number A
FIGURA II.8
REV

Date: February 21, 1981 Sheet 01 of 01

Note que a frequência de saída, f_s , exibida no exemplo da FIGURA II.8 é obtida para $k_1 = 2$, $k_2 = 4$ e $k_3 = 7$.

OBSERVAÇÕES:

- (1) Ao invés de um único misturador são usados numerosos misturadores, esta característica é uma desvantagem do ponto de vista da estabilidade da malha quando milhões de frequências são geradas. De outra forma, os circuitos de estabilização, mistura e divisão estão relacionados somente indiretamente com a saída final, conseqüentemente é estabelecido um alto grau de isolamento entre os circuitos geradores de frequências espúrias e a saída, reduzindo significativamente os requisitos para filtragem.
- (2) Os geradores de dígitos podem ser implementados por qualquer uma das variantes da técnica harmônica.
- (3) As frequências injetadas dentro da malha, f_1 , f_2 , f_3 e f_r , são escolhidas de tal forma que a faixa de frequências de saída requerida é obtida e os espúrios de saída resultantes de cada operação de mistura são minimizados.
- (4) Uma diferença importante entre as técnicas vistas anteriormente e a técnica com PLL, é que nos casos anteriores discute-se apenas uma parte do sistema de um sintetizador (a geração dos incrementos de frequência), ou seja, muitos circuitos adicionais devem ser adicionados aos esquemas discutidos para se formar um sintetizador completo. Já o sistema mostrado na FIGURA II.8 poderia ser projetado tal que a frequência de saída, f_s , fosse a frequência final com a faixa de frequências e os incrementos necessários para a aplicação. Então dependendo da aplicação esta característica da técnica com PLL pode-se economizar circuitos.
- (5) O exame da expressão do sinal de saída, f_s , dada acima, indica que a frequência de saída, f_s , é em todos os casos práticos muito maior do que a frequência na qual a comparação de fase é realizada. Isto é indesejável, porque uma mudança na frequência do VCO relativamente pequena percentualmente, torna-se muito maior quando alcança a entrada do detector de fase e cai fora da faixa deste. Métodos para expandir a faixa de captura a fim de assegurar o sincronismo, podem empregar um discriminador de frequência em paralelo com o detector de fase, ou usar circuitos de varredura, ou ambos os métodos.

TÉCNICA COM PLL ANALÓGICO - INJEÇÃO SÉRIE

Um exemplo da técnica com PLL analógico de injeção série para gerar mil incrementos é exibido na FIGURA II.9, sendo constituído de três décadas básicas como as da FIGURA II.7, os filtros e amplificadores são suprimidos para maior clareza. Além disso, ao invés de usar geradores de dígitos para produzir os sinais de frequências, $f_n + k_n \cdot f_d$, como na FIGURA II.8, assume-se que as dez frequências, $f_1 + k_n \cdot f_d$, estão disponíveis para uso na síntese simultaneamente.

As especificações assumidas neste exemplo são similares às usadas na técnica anterior:

- (1) Faixa de frequências de saída: 100,00 a 109,99 MHz
- (2) Menor incremento de frequência: 10 kHz
- (3) Número de diferentes frequências geradas: 1000
- (4) $f_d = 1$ MHz
- (5) Ignorando-se os requisitos para o nível de espúrios na saída, escolhe-se: $f_1 = 100$ MHz.


Assim a frequência de saída será dada pela expressão:

$$f_s = (f_1 + k_1 \cdot f_d + k_2 \cdot f_d/10 + k_3 \cdot f_d/100)$$

E para os valores $k_1 = 2$, $k_2 = 4$ e $k_3 = 7$, usados no exemplo da FIGURA II.9, têm-se a frequência de saída, f_s , exibida.

OBSERVAÇÕES:

- (1) A técnica de injeção série é melhor do que a técnica de injeção paralela para gerar um grande número de incrementos, no entanto nenhuma das duas tem sido usada com sucesso para gerar milhões de frequências, como, por exemplo, é possível com a técnica do duplo misturador + divisor.
- (2) Os trabalhos na área da síntese com PLL analógico coincidem com os primeiros trabalhos sobre sintetizadores, mas o surgimento da síntese digital, injustamente, embora talvez somente temporariamente, colocou fora de moda a técnica de síntese com PLL e todas as outras técnicas.



EXEMPLO DA TÉCNICA COM PLL ANALÓGICO		
Size	Document Number	REV
A	FIGURA II.9	
Date:	January 26, 1991	Sheet 01 of 01

II.4.2 - TÉCNICA COM PLL DIGITAL

A configuração básica de um PLL digital está na FIGURA II.10. A malha consiste de um VCO, de um divisor de frequência de razão variável, de um comparador de fase e de um filtro passa-baixas. A saída do VCO é dividida e comparada com uma referência estável, f_1 . O erro de voltagem, e , gerado pelo comparador de fase, mantém a malha em sincronismo através do controle da frequência do VCO. Desta forma a frequência de saída, f_s , na condição de sincronismo é dada pela expressão:

$$f_s = N \cdot f_1$$

OBSERVAÇÕES:

- (1) A expressão da frequência de saída, f_s , indica que o menor incremento de frequência gerado pela malha é igual à frequência de entrada do comparador de fase, f_1 . Esta é uma característica muito conveniente, particularmente quando a malha é seguida por um multiplicador de frequência, cuja razão de multiplicação não é de base dez.
- (2) Os PLL's digitais usam poucos filtros e podem usar circuitos integrados MSI ("Medium-Scale Integration"), estas características resultam em aparelhos de pequeno tamanho e de baixo consumo de potência CC. Além disso, para baixas frequências, quando circuitos integrados de baixa velocidade são usados, o consumo de potência CC é muito pequeno, possibilitando a operação dos sintetizadores digitais com baterias.
- (3) Como no caso do PLL analógico, o ruído em sincronismo do sinal de saída do PLL digital é determinado pelo ruído do sinal de referência e pelos circuitos internos à malha, tal como o divisor de razão variável.
- (4) Os divisores de frequência variáveis existentes no mercado apresentam um limite superior de frequência de operação de dezenas de megahertz, ou de alguns gigahertz no caso dos divisores projetados com circuitos lógicos de alta velocidade. Esta característica tecnológica representa um problema, pois o requisito de projeto para a frequência de saída do VCO, atualmente, chega às dezenas de gigahertz.

CONFIGURAÇÃO BÁSICA DA
TÉCNICA COM PLL DIGITAL




FIGURA II.10.

PLL PRINCIPAL USADO NA
TÉCNICA COM PLL DIGITAL




FIGURA II.11.

Size	Document Number	REV
A	FIGURA II.10 E FIGURA II.11	
Date:	February 21, 1991	Sheet 01 of 01

- (5) Pequenos incrementos de frequência geram uma baixa frequência no comparador de fase. Esta frequência determina a taxa na qual são feitas correções de frequência no VCO. Logo um PLL de baixa taxa, por exemplo, não removerá efeitos vibracionais, os quais aparecerão no VCO como incidentais ruídos de FM, para frequências acima desta taxa.
- (6) A conversão do erro de fase para uma tensão de controle CC é um dos processos mais importantes em PLL digital, pois esta tensão controla a frequência do VCO e qualquer variação na tensão de controle levará a uma modulação de fase no VCO. Logo é importante projetar f_1 suficientemente alto, tal que ele possa ser filtrado antes de alcançar a entrada de controle do VCO.
- (7) O tempo de aquisição é uma função da faixa da malha e desde que a faixa é sempre menor do que a frequência f_1 , conclui-se que um tempo de aquisição rápido requer uma frequência f_1 mais alta. Também é do interesse do projetista aumentar a frequência de entrada do comparador de fase, f_1 , para o máximo valor possível, porque este aumento melhora a estabilidade de curto prazo, reduz os espúrios de saída e diminui o tempo de aquisição de um sintetizador digital com uma larga faixa de malha. O valor máximo da frequência f_1 é limitado pelo menor incremento de frequência especificado, como citado na observação (1).

A FIGURA II.11 mostra como o limite superior de frequência do divisor de razão variável pode ser melhorado, permitindo ao VCO operar em frequências de microondas.

Se a faixa de frequências de operação do PLL é estreita, o misturador diferença consegue converter sozinho a frequência do VCO para dentro da faixa de operação do divisor de razão variável, caso contrário é necessário adicionar um divisor por N_2 .

Por razões de estabilidade a frequência do sinal de referência, f_r , é mais alta do que a frequência do comparador de fase, f_1 , sendo necessário a introdução do divisor por N_1 .

Nestas condições tem-se no sincronismo:

$$f_s = (N_1 f_1 + f_r) N_2$$

onde:

$$f_1 = f_r / N_1$$

Nesta situação nota-se que o menor incremento de frequência não é mais f_1 , mas sim $N_2 \cdot f_1$. Isto significa que altos valores de N_2 não são desejáveis.

TÉCNICA COM PLL DIGITAL USANDO DUAS MALHAS

A FIGURA II.12 exibe um exemplo da técnica digital usando duas malhas, onde assume-se que a faixa de frequências requerida é de 5,000 a 5,999 GHz com incrementos de 1 MHz. Esta técnica é usada para resolver o problema de baixas frequências de comparação de fase. A síntese da frequência é realizada por dois PLL's, um principal e outro auxiliar. A frequência de comparação de fase na malha principal, f_{1a} , é mantida alta, enquanto a frequência de comparação de fase na malha auxiliar, f_{1b} , opera numa frequência significativamente mais baixa ($f_s > f$). Então no sincronismo,

$$f_s = (N_1 \cdot f_{1a} + N_2 \cdot f_{1b}) \cdot N_3$$

onde: $f_{1a} = f_r/N_1$ e $f_{1b} = f_r/(N_1 \cdot N_2)$

Portanto o menor incremento de frequência é $N_2 \cdot f_{1b}$.

Esta técnica relaxa os requisitos dinâmicos da malha principal, fazendo-a operar sobre uma faixa de frequências, neste exemplo, de dezessete por cento:

$$[(5,999 - 5,000)/5,999] \cdot 100 = 16,7 \%$$


A malha auxiliar opera, neste exemplo, sobre uma faixa significativamente mais baixa de cinco por cento:

$$[(52,475 - 50)/52,475] \cdot 100 = 4,7 \%$$

Esta vantagem permite ao projetista controlar facilmente vazamentos da frequência do comparador de fase, f_{1b} , para a entrada do VCO2 de VHF.

O divisor por quarenta reduz f_s para a faixa de frequências de operação do divisor de razão variável.

A variação da frequência de saída por incrementos de 100 MHz é obtida pela variação da razão do divisor da malha principal de 30 a 39. E incrementos de 1 a 10 MHz são obtidos pela variação da razão do divisor da malha auxiliar de 2000 a 2099.



EXEMPLO DA TÉCNICA COM PLL DIGITAL		
USANDO DUAS MALHAS		
Size	Document Number	REV
A	FIGURA II.12	
Date:	January 28, 1991	Sheet 01 of 01

II.5 - SÍNTESE DIGITAL DIRETA COERENTE

A síntese digital direta coerente é uma técnica que usa uma fonte de referência estável para definir amostras de tempo, nas quais são geradas amostras digitais de valores de uma senóide. Estas amostras são convertidas por um conversor D/A e "suavizadas" por um filtro linear realizável, produzindo um sinal analógico de saída. Para qualquer frequência do sinal analógico produzido, o espaçamento de tempo entre as amostras de tempo é fixo, portanto esta frequência é determinada pela velocidade de variação da amplitude das amostras digitais geradas. A FIGURA II.13 exibe dois sinais analógicos com frequências diferentes, onde percebe-se, claramente, que os valores das amostras variam mais rapidamente para o sinal de maior frequência (linha tracejada).

Considerando-se o círculo de raio unitário, FIGURA II.14, as amostras de tempo podem ser interpretadas como deslocamentos de fase. Então, a geração das amostras do sinal analógico corresponde ao processo de percorrer o círculo de raio unitário, no sentido anti-horário, com deslocamentos de fase fixos. Quanto maior este deslocamento, ou passo, de fase, maior a frequência do sinal analógico produzido.

A FIGURA II.15 apresenta um diagrama de blocos funcionais simplificado da técnica de síntese digital direta coerente, mostrando os cinco blocos básicos para implementação.

A fonte de referência é um oscilador estável, controlado a cristal, usado para sincronizar as diversas partes constituintes do sintetizador. O acumulador de fase é um dispositivo que usa o dado de passo de fase para produzir amostras de fase, as quais determinarão as amostras da forma de onda de saída do sintetizador, para uma dada amostra de tempo. A tabela do sinal armazenado (uma memória só de leitura), quando endereçada com as amostras de fase, fornece para cada amostra de fase uma amostra de amplitude, em forma digital (um número binário), o qual é convertido para um nível de sinal analógico por um conversor D/A. O filtro passa-baixas atenua as componentes de amostragem não queridas, bem como os sinais espúrios fora de banda.

Dito de outra forma, esta técnica consiste em armazenar valores de amostras, por exemplo, de uma senóide, em uma memória só de leitura no formato de uma tabela, com o menor passo de fase que o




FIGURA II.13




FIGURA II.14: Circunferência de raio unitário




DIAGRAMA DE BLOCOS FUNCIONAIS SIMPLIFICADO		
Size	Document Number	REV
A	FIGURA II.16	
Data: February 11, 1991 Sheet 01 of 01		

tamanho da memória permitir e em seguida gerar um endereçamento que "varre" esta tabela periodicamente. Os dados digitais assim gerados são convertidos em um sinal analógico do tipo "escada" por um conversor D/A e este sinal é "suavizado" pelo filtro passa-baixas de saída.

A frequência do sinal de saída, f_s , é uma função de três parâmetros:

- (1) a frequência de referência, f_r ,
- (2) a parte do período da forma de onda do sinal a ser gerado que foi armazenada na memória e
- (3) o valor do dado de passo de fase, df .

Os dois primeiros parâmetros são determinados e fixados durante o projeto do sintetizador. Então a frequência do sinal de saída, f_s , durante a operação do sintetizador, é selecionada através do valor do dado de passo de fase, df , ou seja, f_s é dependente da forma que se lê a memória. Por exemplo, lendo-se as posições de memória uma a uma ($df = 1$), tem-se uma determinada frequência de saída ($f_s = f_0$). Agora, lendo-se alternadamente as posições de memória ($df = 2$), tem-se o dobro da frequência de saída anterior ($f_s = 2.f_0$). Observa-se que o acumulador de fase funciona como um contador ascendente de passo programável, ou seja, um contador no qual pode-se programar uma contagem de um em um, de dois em dois, de três em três e assim por diante, dependendo do valor do dado de passo de fase selecionado.

O dado de passo de fase, df , pode assumir um valor fracionário, como provam os "bits" menos significativos não aproveitados para formar o endereço da memória, que aparecem na possível implementação da técnica de síntese digital direta, dada no diagrama de blocos funcionais da FIGURA II.16.

O dado de passo de fase, df , determina a frequência desejada do sinal sintetizado de saída, f_s , podendo ser fornecido pelo painel do sintetizador (controlado manualmente), ou por uma unidade de controle tal como um computador (controlado remotamente).

A cada pulso do sinal de referência, f_r , o registrador binário aceita o dado digital de entrada e o apresenta para o somador do acumulador de fase. O somador soma este dado digital de entrada com o valor mais recente da soma armazenado no registrador acumulador.

DIAGRAMA DE BLOCOS FUNCIONAIS DETALHADO
DA SINTESE DIGITAL DIRETA COERENTE


Size Document Number

FIGURA II.16

B

REV

Date: February 11, 1991 Sheet 01 of 01



A função do registrador acumulador é transferir o dado digital atualizado da saída do somador para a sua entrada a cada pulso do sinal de referência, bem como fornecer este dado para o complementador de quadrante para processamento futuro. Também é responsável pelo "overflow" periódico do acumulador de módulo 2^N , com período determinado pelo dado de passo de fase. Este ciclo de 2^N representa um ciclo do sinal sintetizado, ou uma volta na circunferência de raio unitário.

A memória de leitura pode ter capacidade limitada de armazenamento de palavras, então somente 2^K amostras de fase são armazenadas e usadas na síntese de frequência (a amostra de fase corresponde ao endereço da memória no qual está armazenado o seu respectivo valor de amplitude). Esta amostra de fase é gerada na forma de um número digital de $K + 2$ "bits", com a magnitude do passo de fase determinada pela frequência do sinal sintetizado pela seguinte expressão:

$$df = 2 \cdot \pi \cdot (fs/fr) \text{ radianos,}$$

onde: fs = frequência sintetizada, ou frequência de saída,
 fr = frequência do oscilador de referência.

O passo de fase, portanto, é pequeno para uma frequência de saída baixa e grande para uma frequência de saída alta.

Nestas condições o "bit" mais significativo do registrador acumulador, está associado a uma forma de onda quadrada com a mesma frequência do sinal sintetizado. Este "bit" é denominado "bit" de sinal e é usado como sinal de controle no complementador de sinal, para gerar o meio ciclo negativo do sinal sintetizado. Também é usado para completar a palavra binária de M "bits" fornecida pela memória.

O próximo "bit" menos significativo do acumulador é denominado "bit" de quadrante e é usado como sinal de controle no complementador de quadrante, para selecionar os quadrantes do sinal sintetizado.

São fornecidos K "bits" para a memória, que na realidade é uma tabela onde são armazenadas 2^K palavras de M "bits", sendo cada palavra uma amostra digital de uma função seno. Devido à existência do "bit" de sinal e do "bit" de quadrante, armazenam-se apenas amostras de um quarto do período da função seno, geralmente o primeiro quadrante. Desta forma, a informação de fase fornecida pelo acumulador de fase e tratada pelos

complementadores de quadrante e sinal, é convertida para amostras digitais pela memória. Note que na geração dos quadrantes ímpares as amostras de fase passam sem alterações pelo complementador de quadrante e nos quadrantes pares as amostras de fase são complementadas, obtendo-se uma variação de amostras de fase correspondentes a um sinal senoidal "retificado", ou seja, a um sinal senoidal onde os meio ciclos negativos estão como meio ciclos positivos. Quando estas amostras de fase passam pela memória, obtém-se em sua saída os valores do sinal senoidal "retificado", que ao passarem pelo complementador terão meio ciclos positivos complementados, alternadamente, com meio ciclos positivos não complementados, gerando assim os valores normais de uma senóide.

O registrador de saída é necessário para que todos os "bits" da amostra e o "bit" de sinal fornecidos cheguem ao conversor D/A ao mesmo tempo. Caso os "bits" de entrada do conversor D/A não estejam disponíveis ao mesmo tempo, haverá uma transição desorganizada de uma amostra para a outra na saída do conversor D/A, prejudicando a pureza espectral do sinal sintetizado. O fluxo de dados que passa pelo registrador de saída está sob o controle da frequência de referência, logo a taxa na qual o conversor D/A recebe dados para a conversão é de $1/f_r$. Desta forma, o espectro do sinal de saída do conversor D/A tem uma envoltória do tipo de uma função $(\sin X)/X$, onde $X = \pi \cdot (f_s/f_r)$.

O filtro passa-baixas é responsável pela atenuação de todos os sinais espúrios fora de banda, gerados no processo de síntese de frequência e pela compensação da envoltória $(\sin X)/X$ do espectro do sinal de saída do conversor D/A.

A forma de onda de saída do conversor D/A é uma aproximação em "escada" de uma onda senoidal, com um espectro contendo o sinal sintetizado em f_s e pares de espúrios fora de banda, conhecidos como componentes de "aliasing", [10], simetricamente localizados sobre a componente fundamental da frequência de amostragem, f_r , e suas harmônicas, como mostrado na FIGURA II.17. As raias de amplitude muito pequena devido à quantização de amplitude introduzida pelo conversor D/A, são suprimidas para maior clareza.




FIGURA 11.17

A presença de um sinal espúrio de alto nível em f_{spur} efetivamente estabelece o limite superior máximo da frequência de saída do sinal sintetizado. A razão de potência deste espúrio fora de banda para o sinal antes do filtro passa-baixas de saída é dada por:

$$\frac{\text{Potência do sinal espúrio em } f_{spur}}{\text{Potência do sinal em } f_s} = \frac{\frac{(E_p \cdot \sin[\pi \cdot (f_{spur}/f_r)])^2}{[\pi \cdot (f_{spur}/f_r)]^2}}{\frac{(E_p \cdot \sin[\pi \cdot (f_s/f_r)])^2}{[\pi \cdot (f_s/f_r)]^2}} =$$

$$= \frac{(f_s \cdot \sin[\pi \cdot (f_{spur}/f_r)])^2}{(f_{spur} \cdot \sin[\pi \cdot (f_s/f_r)])^2}$$

ou em dB:

$$\frac{\text{Potência do sinal espúrio em } f_{spur}}{\text{Potência do sinal em } f_s} = 20 \cdot \log_{10} \frac{f_s \cdot \sin[\pi \cdot (f_{spur}/f_r)]}{f_{spur} \cdot \sin[\pi \cdot (f_s/f_r)]}$$

onde: E_p = uma constante para um dado conversor D/A,
 $f_{spur} = f_r - f_s$.

Se f_s é aumentado o sinal espúrio em f_{spur} se aproxima do sinal sintetizado, eventualmente, tornando impossível a filtragem.

A equação acima é útil na definição da característica de atenuação do filtro passa-baixas, particularmente em casos onde a mais alta frequência sintetizada é significativamente menor do que a frequência de referência, isto é, onde o nível do sinal sintetizado é muito mais alto do que o nível da componente de "aliasing" em f_{spur} .

A mais alta frequência sintetizada também pode ser limitada pelas características de chaveamento do conversor D/A. Em frequências altas existem apenas algumas amostras por ciclo do sinal sintetizado, com grandes diferenças de amplitude entre amostras adjacentes. Para evitar que o conversor D/A introduza um alto nível de distorção harmônica e gere espúrios de saída, o tempo de acomodamento ("settling time") associado com o chaveamento de uma amostra para outra, deveria ser muito pequeno quando comparado com o intervalo de amostragem, $1/f_r$ e os "overshoots" e "undershoots" de amplitudes deveriam ser pequenos, quando comparados com o valor amostrado da senóide sintetizada.

OBSERVAÇÕES:

- (1) Na descrição da técnica realizada anteriormente, foi usado um acumulador de fase de módulo 2^N , no entanto, um acumulador de módulo 10^N pode ser usado com igual sucesso.
- (2) O número de "bits" do acumulador de fase, N , determina o menor incremento de frequência sintetizável e é dado por: $f_r/2^N$, este também é o menor valor possível da frequência sintetizada.
- (3) Estes sintetizadores permitem obter incrementos de frequência muito pequenos, a custo menor e com menos complexidade que nos métodos convencionais, com conseqüente menor custo, menor volume, menor consumo de energia e menor peso.
- (4) É evidente que a síntese digital direta apresenta diversas e importantes limitações de projeto, sendo que dentre todas as limitações aqui apresentadas, a mais problemática, no presente, se refere às limitações da característica de chaveamento do conversor D/A.

- (5) Igualmente importante é o requisito para a fonte de referência, que opera numa frequência mais alta do que a frequência sintetizada. Os motivos são:
- (a) A relativa baixa frequência de operação do estado-da-arte dos circuitos digitais usados na síntese.
 - (b) A complexidade do conversor, que aumenta com o aumento da frequência da fonte de referência.
- (6) Quando a tecnologia conseguir melhorar a característica de chaveamento do conversor D/A, outro fator (atualmente facilmente controlado por causa da relativa alta razão entre f_s e f_r) estabelecerá o limite superior da faixa de frequências sintetizada. Este fator é a geração das componentes de "aliasing".
- (7) As vantagens desta técnica, quando comparada com outras, são numerosas e suficientes para justificar o esforço na direção de melhorá-la e simplificar sua implementação. São elas:
- (a) O tempo de chaveamento de frequências em um sintetizador digital direto é uma ordem de grandeza menor que o tempo de chaveamento de qualquer outro sintetizador presentemente em uso.
 - (b) Qualquer resolução desejada de frequência pode ser obtida com baixo custo, pequeno volume, baixa potência CC e pequeno peso, simplesmente através do aumento do número de "bits" do acumulador.
 - (c) A fase do sinal sintetizado pode ser mantida contínua na mudança da frequência sintetizada, ou pode ser controlada remotamente (uma característica essencial em algumas aplicações).
 - (d) Os requisitos de blindagem não são tão rigorosos como nos outros métodos, o que simplifica a construção do equipamento.
 - (e) Os circuitos dos sintetizadores digitais diretos não necessitam de nenhum ajuste, exceto o conversor D/A e o filtro passa-baixas. Isto também simplifica a construção do aparelho e reduz o custo.
- (8) Com poucas exceções, o uso desta técnica está reduzida à geração de sinais de baixa frequência, no entanto, o rápido desenvolvimento dos circuitos integrados digitais de VHF pode levar, num tempo relativamente breve, à geração de sinais relativamente puros numa frequência mais elevada.
- (9) Com todos os problemas citados, a síntese digital direta tem seu uso limitado para sintetizadores que operam abaixo de 1 MHz, com nível de espúrios de saída de -70 dB em relação ao nível do sinal sintetizado.

(10) O cálculo teórico do espectro do sinal de saída deste tipo de sintetizador será realizado no capítulo IV.

II.6 - SÍNTESE COM PLL N-FRACIONAL


Na técnica de síntese com PLL N-Fracional, um PLL digital é empregado juntamente com a síntese digital direta, para relacionar a frequência de um VCO com a frequência de um oscilador a cristal, por um número não inteiro. Desta forma, obtém-se um PLL com divisor programável, cuja razão de divisão é a soma de um inteiro e uma fração. A principal vantagem deste método é permitir pequenas alterações de frequência com um único PLL digital, possibilitando mudanças muito rápidas de frequência.

Na FIGURA II.18 estão mostradas as partes constituintes do PLL: um VCO; um ceifador de ciclo; um divisor de razão variável, cuja taxa de divisão, N_1 , é um inteiro; um comparador de fase; e um acumulador. Observe que sem o ceifador de ciclo e o acumulador, o PLL tem a forma familiar do PLL digital já visto, que gera um sinal com frequência múltipla inteira da frequência de referência, f_r .

Para sincronizar o VCO numa frequência múltipla fracional da frequência de referência, f_r , usa-se um circuito que divide por um número que tem uma componente fracional, F . Esta característica é obtida através do emprego de um divisor que divide por N_1 , durante um determinado número de ciclos da referência, e então, sob comando externo, passa a dividir por $N_1 - 1$ (ou $N_1 + 1$). A fração N é a média ponderada de N_1 e $N_1 - 1$ (ou $N_1 + 1$). A divisão por $N_1 - 1$ (ou $N_1 + 1$), é requerida no momento em que a fase do sinal do VCO difere por exatamente menos (ou mais) 360 graus da fase do sinal sob condições de sincronismo. Ou seja, colocar o divisor para dividir por $N_1 - 1$ (ou $N_1 + 1$), é equivalente a avançar (ou atrasar) a saída do divisor de razão variável por um ciclo de VCO.

A divisão por $N_1 + 1$ pode ser implementada usando-se um divisor por N_1 em conjunto com um ceifador de ciclo, sendo que o ceifador de ciclo promove a remoção de um pulso do sinal proveniente do VCO cada vez que a divisão por $N_1 + 1$ é requerida.

Para entender melhor os parágrafos anteriores assumamos que o VCO esteja sintonizado em 990 kHz e está em sincronismo inicial (defasagem




TÉCNICA DE SÍNTESE COM PLL N-FRACIONAL		
Size	Document Number	REV
A	FIGURA II.18	
Date:	February 11, 1991	Sheet 01 of 01

nula) com um sinal de 100 kHz do oscilador de referência, ou seja, deseja-se $N = 9,9$. Assuma também que $N_1 = 9$ e que o ceifador de ciclo é acionado a cada pulso da referência, promovendo uma divisão por $N_1 + 1 = 10$. Então sob estas condições quando o sinal da referência completar 1 ciclo, o sinal do VCO completará 9,9 ciclos, tal que o VCO se atrasará 0,1 ciclo. Similarmente quando o sinal da referência completar 2 ciclos, o sinal do VCO completará 19,8 ciclos, ficando 0,2 ciclos atrasado. Finalmente após 10 ciclos da referência o VCO completará 99 ciclos e a diferença de fase será de 1 ciclo, ou seja, o VCO estará a menos 360 graus da fase da referência. Neste instante, o ceifador de ciclo é desligado e uma divisão por $N_1 = 9$ é realizada, zerando a diferença de fase entre este sinal e o sinal da referência. Neste ponto o processo de incremento de fase se repete novamente.

OBSERVAÇÕES:

- (1) O circuito usado para gerar o sinal de programação do divisor de razão variável para dividir por N_1 ou $N_1 - 1$, é um acumulador similar ao projetado como acumulador de fase na seção II.5. Este acumulador, quando devidamente programado, gera um sinal de "carry" exatamente no momento em que a razão de divisão tem que mudar de N_1 para $N_1 - 1$, ou vice-versa.
- (2) Esta técnica de síntese de frequência estabelece a condição do PLL, por meio da qual a fase efetiva do VCO varia não somente com o sincronismo do VCO e com a temperatura, mas também com o período determinado pela magnitude de F , a componente fracional de N . Este comportamento resulta num tom de batimento espúrio gerado pelo comparador de fase, cuja amplitude é proporcional ao ganho do comparador e cuja taxa é igual a taxa da divisão por $N_1 - 1$, isto é, a taxa na qual o acumulador é programado para produzir "overflow" e gerar um sinal de "carry".
- (3) Com uma informação derivada do acumulador pode-se sintetizar um sinal com forma de onda e taxa iguais às do tom de batimento. Assim, consegue-se uma maneira de cancelar o tom de batimento como mostra o diagrama de blocos exemplo da FIGURA II.19, onde tem-se um PLL N-fracional de HF que fornece incrementos de 10 Hz a partir da frequência de 1 MHz, com uma referência de 10 kHz. Neste caso, a saída binária do acumulador é convertida por um conversor D/A e o sinal analógico obtido tem a mesma forma e frequência do tom de batimento, estando inclusive em fase com ele. Então, passando este sinal analógico por um defasador de 180 graus antes do somador,



consegue-se obter o cancelamento do tom de batimento. O grau de cancelamento depende de vários fatores, tais como:

- (a) Magnitude do erro que ocorre na conversão D/A devido ao descarte dos "bits" menos significativos do acumulador.
 - (b) Resolução e estabilidade do defasador.
 - (c) Exatidão e estabilidade do sinal de saída do conversor D/A.
- (4) Esta técnica permite a síntese de pequenos incrementos de frequência, para uma frequência de referência que é várias ordens de grandeza maior que a frequência de referência requerida para um PLL digital padrão. Isto proporciona uma entrada em sincronismo mais rápida.
- (5) Uma desvantagem desta técnica são os relativamente altos sinais espúrios de FM, associados com a implementação dada para a divisão N-fracional.

II.7 - CONCLUSÕES

A apresentação das principais técnicas de síntese descritas neste capítulo levanta três pontos básicos:

- (1) Um aperto nos requisitos do sintetizador, acompanhado de deslocamentos de faixas de operação para frequências mais altas, tornam o trabalho do projetista muito difícil e enfatizam a importância de se fazer a escolha certa da técnica empregada no sistema.
- (2) Não existe nenhuma técnica que satisfaça todo o conjunto de requisitos que governa o projeto de um sintetizador.
- (3) Para simplificar o projeto e reduzir o custo dos sintetizadores deve-se tentar desenvolver novas técnicas. É essencial no trabalho com sintetizadores que o projetista siga sempre o último desenvolvimento no campo.

CAPÍTULO III

PROJETO DE UM SINTETIZADOR DE FREQUÊNCIAS EMPREGANDO A TÉCNICA DE SÍNTESE DIGITAL DIRETA COERENTE

III.1 - INTRODUÇÃO

Dentre os vários métodos de síntese de frequências conhecidos, destacam-se aqueles que utilizam técnicas digitais, tais como, a Síntese Digital Direta Coerente e a Síntese com PLL N-Fracional. A opção pelo emprego da Síntese Digital Direta Coerente na implementação deste sintetizador de frequências, se baseia nos seguintes pontos:

- (1) A simplicidade estrutural da técnica permite o uso de componentes e circuitos eletrônicos mais simples e comuns.
- (2) O tempo de comutação de frequência é bastante reduzido.
- (3) Facilidade para se obter a resolução em frequência desejada.
- (4) Facilidade inerente à estrutura da técnica para instalar uma "interface" GPIB para controle remoto do sintetizador.
- (5) Baixo nível de espúrios não-harmônicos de saída em relação ao nível do sinal sintetizado.
- (6) Expectativa de uso de conversores D/A mais rápidos e de melhor qualidade.

O diagrama de blocos funcionais detalhado do circuito implementado difere um pouco do diagrama apresentado na FIGURA II.16, mas mantém a organização básica. As modificações realizadas são explicadas e discutidas no decorrer do capítulo.

III.2 - DIAGRAMA DE BLOCOS FUNCIONAIS DETALHADO

A FIGURA III.1 fornece o diagrama de blocos funcionais detalhado do sintetizador de frequências implementado. Comparando este diagrama com o diagrama da FIGURA II.16, observam-se as seguintes diferenças:

- (1) O complementador de quadrante foi suprimido, porque isto economiza circuitos e há espaço suficiente na memória para gravar meio período da forma de onda de saída.
- (2) Inseriu-se um registrador intermediário entre a memória e o complementador, com a função de sincronizar as saídas da memória, possibilitando o aumento da frequência de referência.
- (3) Foram implementados dois conjuntos diferentes de "conversor D/A + filtro passa-baixas", os quais partilham da mesma estrutura básica.




DIAGRAMA DE BLOCOS DETALHADO

Size	Document Number	REV
B	FIGURA III.1	
Date:	February 21, 1991	Sheet 01 of 01

O conversor D/A 1 gera frequências até 50 kHz e o conversor D/A 2 gera frequências até 1 MHz. Consequentemente os filtros passa-baixas 1 e 2 são projetados para as frequências de corte de 50 kHz e 1 MHz, respectivamente. A razão para a implementação de dois conversores D/A é bastante simples: no início do projeto dispunha-se apenas do conversor D/A 1 (AD7521), cujo desempenho em termos da máxima frequência sintetizada deixou muito a desejar, então, posteriormente, adquiriu-se o conversor D/A 2 (UVC3120) de melhor qualidade e que apresenta um desempenho melhor.

- (4) As chaves "on/off" 1 e 2 foram inseridas para possibilitar a redução do número de "bits" da palavra binária destinada aos conversores D/A 1 e 2, respectivamente. Esta redução é desejada para possibilitar uma comparação entre o nível de espúrios do sinal sintetizado com todos os "bits" possíveis e com um número menor de "bits".
- (5) Para que o sinal gerado sempre contenha o dado binário armazenado na memória, correspondente à posição da primeira amostra armazenada (fase zero), é interessante que o registrador acumulador seja zerado, logo um "reset" foi incluído.
- (6) O divisor por 10, a chave seletora da frequência de referência, os divisores de frequência e a chave seletora de frequência com L posições são inseridos para possibilitar o chaveamento da frequência de referência necessária para cada conversor D/A, visto que estes conversores têm velocidades de conversão diferentes.
- (7) O sinal seletor do conversor D/A seleciona qual conversor está ativo num determinado momento.

Considera-se inicialmente que está ativo o conversor D/A 2. Para cada pulso da frequência de referência f_r os valores de entrada dos registradores são transferidos para suas saídas, levando o circuito ao seguinte comportamento:

- (1) O registrador binário aceita o dado de passo de fase, df , de N "bits" e apresenta-o para uma das entradas do somador do acumulador de fase, para ser somado com o valor armazenado no registrador acumulador que é apresentado à outra entrada do somador, ou seja, soma-se df com a amostra de fase que está retida no registrador acumulador, gerando uma nova amostra de fase que será apresentada para a entrada do registrador acumulador.
- (2) O registrador acumulador aceita a amostra de fase gerada no somador apresentando-a para a memória, a qual fornecerá um valor de amplitude da senóide para a entrada do registrador intermediário.

Este valor de amplitude corresponde a uma amostra de fase, que é na realidade o endereço de uma palavra da memória.

- (3) O registrador intermediário aceita o valor de amplitude fornecido pela memória apresentando-o ao complementador, que irá tratar este valor de amplitude de acordo com seu sinal de controle (o "bit" de sinal) e então apresentá-lo ao registrador de entrada interno ao conversor D/A 2.
- (4) O registrador de entrada interno ao conversor D/A 2 aceita o valor de amplitude fornecido pelo complementador, sendo que o nível analógico resultante da conversão digital/analógica será filtrado pelo filtro passa-baixas 2, atenuando os sinais espúrios fora de banda.

O comportamento do sintetizador para o conversor D/A 1 ativo, é semelhante à descrição acima, exceto pelo fato da palavra digital de entrada deste conversor ser formada por 12 "bits" e o conversor D/A 1 não possuir um registrador interno, havendo portanto a necessidade de se usar um registrador externo.

A saída do acumulador de fase apresenta os valores das amostras de fase aumentando linearmente até ocorrer "overflow". Estes valores são gerados na forma de números binários de K "bits". Nestas condições, o "bit" mais significativo do registrador acumulador é um sinal de forma de onda quadrada com a mesma frequência do sinal sintetizado. Assim este "bit" é denominado "bit" de sinal e é usado para completar a palavra binária de M "bits" fornecida pela memória e também como controle do complementador.

III.3 - IMPLEMENTAÇÃO

Toda a discussão desta seção é baseada no circuito elétrico completo do sintetizador, dado na FIGURA III.2. As premissas básicas usadas na implementação foram:

- (12) O conversor D/A 1, AD7521, é um conversor de 12 "bits" usado na configuração bipolar, ou seja, um "bit" é usado para representar a polaridade. Desta forma, a palavra digital de entrada deste conversor D/A é formada pelo "bit" de polaridade gerado no somador, mais um número digital de 11 "bits" fornecido pela memória. A codificação deste conversor D/A para a configuração


ENDEREÇO DE ENTRADA
DA MEMÓRIA

SINAL SELETOR
DOS CONVERSORES
D/A


SINAL DE REFERÊNCIA
(V_{ref})

BIT DE SINAL

SINAL DE RESET




CHAVES ON/OFF DOS BITS
MENOS SIGNIFICATIVOS
DA PALAVRA DE 12 BITS
DO CONVERSOR AD7821
ON = "0" (H88 ... L88)
OFF = "1"




PARA A ENTRADA DO
REGISTRADOR DO
CONVERSOR 1

CONTROLES DAS
CHAVES ON/OFF 2




PARA A ENTRADA DO
CONVERSOR D/A 2



SINAL SELETOR
DOS CONVERSORES
D/A

SINAL DE REFERENCIA
(fr)

PARA A ENTRADA DO
CONVERSOR D/A 2



U31A
7400

CHAVE
SELETORA
11 POS. X
1 POLO


U18
7400

U17
7400

U19
74LS93

U20
74LS93

U21
74LS93



U22C
74LS00

U22D
74LS00

U22E
74LS00

U22B
74LS00

U22A
74LS00

U22F
74LS00

U22G
74LS00

U22H
74LS00

U22I
74LS00

U22C
74LS00

U22D
74LS00

U22E
74LS00

U22B
74LS00








U22A
74LS00

U22F
74LS00

U22G
74LS00

U22H
74LS00

U22I
74LS00



bipolar está mostrada na TABELA III.1. OBSERVAÇÃO: O uso de um conversor D/A de 12 "bits", diminui as amplitudes das raia dos espúrios provenientes da quantização da senóide, quando comparadas com as raia fornecidas por um conversor D/A de menor número de "bits".

- (2ª) O conversor D/A 2, UVC3120, é um conversor de 10 "bits" que opera na configuração unipolar. Desta forma, a palavra digital de entrada deste conversor D/A, é formada por um número digital de 10 "bits" fornecido pela memória. A codificação deste conversor D/A está na TABELA III.2.
- (3ª) Para usar apenas um complementador necessita-se armazenar na memória meio período da forma de onda para cada conversor.
- (4ª) Para possibilitar o uso da mesma estrutura básica do sintetizador pelos dois conversores D/A, destina-se o mesmo número de palavras da memória para cada conversor.
- (5ª) Alguns circuitos auxiliares são inseridos para facilitar os testes e medições realizadas sobre o circuito.

III.3.1 - DADO DE PASSO DE FASE (SW1, SW2)

O dado de passo de fase é implementado através das chaves do tipo "dip switches", SW1 e SW2, onde um terminal de cada pólo é ligado ao terra e o outro na entrada do registrador binário. Quando a chave estiver aberta a entrada do registrador binário entende como nível alto e, inversamente, como nível baixo, quando a chave estiver fechada. Para um dado de passo de fase, df , de dezesseis "bits", usa-se dois "dip switches" de 8 pólos.

O dado de passo de fase é definido como um número de dezesseis "bits" com três casas à direita da vírgula:



Desta forma o menor dado de passo de fase, df_{min} , corresponde ao seguinte número binário:

$$df_{min} = 00000000000000,001_2 = 0,125_{10}$$

TABELA III.1: TABELA DE CODIFICAÇÃO DO D/A 1 ~ AD7521
CODE TABLE ~ BIPOLAR (OFFSET BINARY) OPERATION

DIGITAL INPUT	ANALOG OUTPUT
1111111111	$-VREF * [1 - 2^{n-1}]$
:	:
:	:
100000000001	$-VREF * [2^{n-1}]$
100000000000	0
011111111111	$VREF * [2^{n-1}]$
:	:
:	:
000000000001	$VREF * [1 - 2^{n-1}]$
000000000000	$VREF$

NOTE: 1. $LSB = VREF * 2^{n-1}$
2. $n = 12$

TABELA III.2: TABELA DE CODIFICAÇÃO DO D/A 2 ~ UVC3120

ENTRADA DIGITAL	SAÍDA ANALÓGICA
0000000000	0 volts
0000000001	$2/1023$ volts
0000000010	$4/1023$ volts
:	:
:	:
1111111111	2 volts

então, para $f_r = 4$ MHz e 8192 amostras de amplitude por período da senóide armazenada na memória, obtém-se a frequência de saída mínima do sinal sintetizado:

$$f_{s\min} = (df_{\min} \cdot f_r) / 8192 = 61,04 \text{ Hz},$$

O menor dado de passo de fase é dado por:

$$df_{\min} = (2 \cdot \pi \cdot f_{s\min}) / f_r = 9,59 \times 10^{-8} \text{ radianos}.$$

O maior dado de passo de fase, $df_{\max}$, é limitado pelo teorema da amostragem e corresponde ao seguinte número binário:

$$df_{\max} = 1000000000000,000_{10} = 4096_{16},$$

nesta situação, a frequência de saída sintetizada é máxima:

$$f_{s\max} = 2 \text{ MHz},$$

com um dado de passo de fase igual a π radianos.

OBSERVAÇÕES:

- (1) O maior dado de passo de fase considerado não é o maior número que se pode formar com a quantidade de "bits" usada, esta limitação é necessária para evitar o fenômeno denominado de "aliasing", que ocorre em sinais amostrados. O maior número possível para o dado de passo de fase, df , é encontrado através do Teorema da Amostragem. Este teorema estabelece uma frequência de amostragem, f_r , maior ou igual a duas vezes a maior frequência do sinal amostrado, $f_{s\max}$, para evitar a ocorrência do "aliasing". Teoricamente $f_{s\max}$ poderia ser atingida, mas na prática deve-se deixar uma margem de segurança razoável, devido às limitações impostas pelo requisito do nível de espúrios de saída e pelas inúmeras limitações dos componentes. A maior frequência sintetizada foi limitada em 50 kHz para o conversor D/A 1 e 1 MHz para o conversor D/A 2.
- (2) O formato do número binário estabelecido para o dado de passo de fase, também será o formato do número binário do registrador do acumulador.
- (3) Aumentando o número de casas à direita da vírgula do número binário do dado de passo de fase, pode-se conseguir uma resolução em frequência tão grande quanto se desejar. Por exemplo, haveria a necessidade de um dado de passo de fase com pelo menos treze casas à

direita da vírgula, para se obter uma resolução menor ou igual a 0,1 Hz. Nesta situação, $f_{\min} = 0,0596 \text{ Hz} < 0,1 \text{ Hz}$. Este aumento de resolução para ser implementado implicaria na montagem de mais "dip switches", mais somadores e no aumento do número de "bits" de cada um dos registradores binário e acumulador.

- (4) Com a instalação de uma "interface" GPIB, o dado de passo de fase poderia ser fornecido remotamente.

III.3.2 - REGISTRADOR BINÁRIO (U1, U2, U3) REGISTRADOR ACUMULADOR (U8, U9, U10) REGISTRADOR INTERMEDIÁRIO (U27, U28) REGISTRADOR DO CONVERSOR 1 (U16, U17)

Todos estes registradores são implementados pelo integrado 74LS174, o qual possui seis "flip-flops" tipo D com "clock" e "clear" comuns. Usam-se dezesseis "flip-flops" no registrador binário, dezesseis no registrador acumulador, doze no registrador intermediário e doze no registrador do conversor 1. Assim $N=16$, $K=12$ e $M=11$.

O registrador binário segura cada dado de passo de fase durante um ciclo de tempo, possibilitando o processamento deste dado pelo somador. O registrador acumulador tem a função de armazenar a amostra de fase e também deve realimentar o somador. O registrador intermediário faz a sincronização dos dados de saída da memória, possibilitando ampliar ao máximo a frequência de referência, f_r ; desta forma, o máximo valor de f_r fica limitado pela velocidade das memórias empregadas. Já o registrador do conversor 1, nada mais é do que uma porta de saída, que deve manter estável o dado digital de entrada do conversor D/A 1, possibilitando a sua conversão com a menor geração possível de espúrios.

III.3.3 - SOMADOR (U4, U5, U6, U7)

O somador é implementado por quatro integrados do tipo 74LS83, ligados em cascata para formar um somador de dezesseis "bits". Os dados de entrada deste somador são mantidos estáveis durante cada ciclo pelos

registradores binário e acumulador. O 74LS83 possui um somador de quatro "bits" com geração de "bit" de "carry" facilitando sua ligação em cascata. Nesta configuração, quanto maior o número de integrados ligados em cascata, maior será o tempo necessário para a soma se estabilizar, logo é necessário evitar que este tempo se torne maior ou igual ao período da frequência de referência.

III.3.4 - MEMÓRIA (U14, U15)

Tinha-se à disposição memórias de 8192 palavras por oito "bits" (EPROM 2764). Havendo a necessidade de se gravar partes diferentes de uma forma de onda senoidal (uma para cada conversor D/A) e como o conversor D/A 1 usa dados digitais com 11 "bits", foram empregados duas destas memórias em paralelo, sendo que na primeira, U14, todos os "bits" de saída foram usados e na segunda, U15, somente os três "bits" mais significativos. Na primeira metade da memória assim formada, foi gravado meio ciclo de uma onda senoidal do tipo: $(1 + \cos x)$ e na segunda metade o meio ciclo positivo de uma onda senoidal do tipo: $(\sin x)$. A gravação de apenas meio período de cada forma de onda é justificada pelo uso de um complementador na sequência da memória, o qual prepara os mesmos dados para o meio ciclo negativo da forma de onda. O programa utilizado para gerar os valores a serem gravados nas memórias é dado no APÊNDICE A.

Quando df assumir o valor 1, o acumulador de fase será incrementado de uma unidade a cada ciclo e, portando, o sinal sintetizando irá conter todas as amostras armazenadas na memória.

A gravação das memórias foi efetuada através de um gravador de EPROM controlado por microcomputador.

III.3.5 - COMPLEMENTADOR (U11, U12, U13)

O complementador é implementado por dois integrados 74LS86 e um integrado 7486, integrados estes formados por quatro portas "OR-EXCLUSIVE". Como uma das portas, U13D, tem uma carga grande em sua saída, pois é usada para o controle do complementador formado pelas

outras onze portas, necessitou-se empregar o integrado 7486 em U13 para evitar um problema de "fan-out".

III.3.6 - CHAVES "ON/OFF" 1 E 2 DOS "BITS" MENOS SIGNIFICATIVOS (SW6, SW3, U29)

As chaves "on/off" 1 são implementadas pelas oito chaves de um "dip switch" de 8 pólos e as chaves "on/off" 2 são implementadas por quatro chaves de um "dip switch" de 8 pólos, que controlam quatro portas "AND". A diferença observada na implementação destas chaves "on/off", se deve às diferentes leis de decodificação usadas pelos conversores (ver TABELAS III.1 e III.2). Conseqüentemente, a palavra de entrada de 12 "bits" do conversor D/A 1, pode ser reduzida para uma palavra de até 4 "bits"; no caso do conversor D/A 2 a palavra digital de 10 "bits" pode ser reduzida para uma palavra de até 6 "bits".

III.3.7 - CONVERSOR D/A 1 (U18, U23, U24)

O conversor D/A 1 usa tecnologia "CMOS" e portanto é um conversor de baixo consumo e de velocidade reduzida. A sua utilização requer circuitos auxiliares externos. Foi adotada, com pequenas modificações, a sugestão do fabricante, usando dois conversores de corrente/tensão em cascata. A corrente IO2 é convertida em tensão no primeiro conversor corrente/tensão, para então ser somada no segundo conversor corrente/tensão ao valor da corrente IO1 convertida em tensão. Os conversores corrente/tensão possuem compensação de "off-set" e compensação em frequência para diminuir o "overshoot". O conversor D/A usado foi o AD7521 junto com dois amplificadores operacionais LM318.

III.3.8 - FILTRO PASSA-BAIXAS 1 (U25, U26)

No caso do filtro passa-baixas 1, optou-se pela implementação de um filtro ativo de quarta ordem, formado por dois estágios de segunda

ordem em cascata. Estes estágios de segunda ordem são implementados pela técnica de Sallen Key (FIGURA III.3), [11]. O cálculo da expressão teórica da resposta do filtro está apresentado no CAPÍTULO IV e sua implementação no APÊNDICE B. O amplificador operacional usado foi o LM318 cuja $f_T = 15 \text{ MHz}$.

III.3.9 - CONVERSOR D/A 2 (U30)

O conversor D/A 2 usado foi o integrado de tecnologia bipolar UVC3120, que contém os seguintes circuitos:

- (1) Um conversor D/A de 10 "bits", alta velocidade e baixo "glitch", projetado com circuito R-2R e fontes de corrente chaveadas.
- (2) Um conversor A/D de oito "bits" e alta velocidade do tipo "flash".
- (3) Vários circuitos auxiliares, tais como, fonte de tensão de referência e amplificador de saída realimentado.


A utilização deste integrado é bastante simples, já que os circuitos auxiliares contidos no integrado dispensam o uso de circuitos externos. O conversor A/D interno não foi usado.

III.3.10 - FILTRO PASSA-BAIXAS 2 (U37)

O filtro passa-baixas 2 implementado é um filtro passivo de quinta ordem sintetizado com elementos indutivos e capacitivos, [12] e [13]. Para evitar o carregamento do filtro pelos aparelhos de medida, instalou-se um amplificador operacional, LM310N, como "buffer" de saída. O cálculo da expressão teórica do filtro está apresentado no CAPÍTULO IV e sua síntese no APÊNDICE B.

III.3.11 - OSCILADOR DE REFERÊNCIA A CRISTAL (U22)

O oscilador de referência a cristal implementado trabalha na frequência de 4 MHz, sendo formado por duas portas "AND" numa



FILTRO DE SALLEN KEY DE SEGUNDA ORDEN		
Size A	Document Number FIGURA III.3	REV
Date: January 28, 1991 Sheet 01 of 01		

configuração simples. A porta U32B funciona como um "buffer" isolador entre o cristal e o circuito restante.

OBSERVAÇÃO: No caso onde o requisito de precisão e estabilidade de frequência é importante, deve-se evitar o uso de portas lógicas na malha de oscilação, optando-se por um oscilador de melhor qualidade como o oscilador Pierce, [14].

III.3.12 - CHAVE SELETORA DA FREQUENCIA DE REFERÊNCIA (U22, U32) DIVISOR POR 10 (U36) DIVISORES DE FREQUÊNCIA (U19, U20, U21) CHAVE SELETORA DE FREQUÊNCIA COM 16 POSIÇÕES (SW5) "RESET" (SW4)

A chave seletora da frequência de referência é implementada por portas "NAND" numa configuração simples. Sua função é selecionar a frequência de entrada dos divisores de frequência, de acordo com o conversor D/A ativo, possibilitando a seleção da frequência de referência adequada a cada conversor D/A. A porta U31B é usada como chave para habilitar, ou não, o sinal gerado no oscilador. Com esta facilidade pode-se imobilizar a saída do conversor D/A num determinado nível de conversão.

O integrado 74LS90 implementa, de maneira simples, o divisor por 10.

Os divisores de frequência são implementados por três integrados 74LS93 ligados em cascata, cada integrado operando como um divisor por dezesseis, com quatro saídas de frequência.

Para uma chave seletora de frequência com onze posições, tem-se disponível para frequência de referência as seguintes frequências de saída dos divisores:

- (1º Caso) Conversor D/A 1: 400 kHz, 200 kHz, 100 kHz, ..., 390,6 Hz. O sistema foi projetado para operar em $f_r = 200$ kHz.
- (2º Caso) Conversor D/A 2: 4 MHz, 2 MHz, 1 MHz, ..., 3,9 kHz. O sistema foi projetado para operar em $f_r = 4$ MHz.

A porta U31A é usada como "buffer" do sinal de referência.

O "RESET" é implementado por uma simples chave.

III.4 - TESTES

Os testes visaram verificar o correto funcionamento dos circuitos implementados e seu aprimoramento quando necessário. Através do osciloscópio e do analisador lógico verificou-se o funcionamento da parte digital do circuito, observando-se as formas de onda do oscilador de referência, do divisor de frequências, etc. Também verificou-se a geração dos endereços para a memória e o fluxo de palavras de saída da memória, para vários dados de passo de fase. Os testes relacionados com o conversor D/A e o filtro passa-baixas são relatados em seguida.

III.4.1 - TESTE DOS CONVERSORES D/A

No teste ao degrau dos conversores corrente/tensão, empregados no conversor D/A 1, observou-se um comportamento oscilatório sub-amortecido, que foi eliminado com a colocação de um capacitor de 10 nF entre a fonte de +15 V e o pino 5 de compensação de cada um dos amplificadores operacionais. Neste teste empregou-se o osciloscópio digital e o gerador de pulsos.

Usando o microcomputador, com o programa desenvolvido para controlar através da "interface" GPIB o osciloscópio digital, conseguiu-se passar para a impressora as formas de onda observadas na saída do conversor D/A 1, GRÁFICOS III.1 a III.3, e na saída do conversor D/A 2, GRÁFICOS III.4 a III.6, para vários dados de passo de fase, ou seja, para várias frequências de saída.

OBSERVAÇÕES:

- (1) Os gráficos citados acima apresentam as formas de onda de saída típicas de conversores D/A, ou seja, em forma de "escada".
- (2) Nos GRÁFICOS III.1 e III.4, o dado de passo de fase é mínimo, o que força o conversor D/A a passar por todos os seus níveis de conversão. Então, nos GRÁFICOS III.1(a) e III.4(a), onde empregam-se





GRÁFICO III.1: Saída do D/A 1 para $df = 1/8$ ($f_s = 3,05$ Hz)





GRÁFICO III.2: Saída do D/A 1 para $df = 192$ ($f_s = 4,69$ kHz)





GRÁFICO III.3: Saída do D/A 1 para $df = 2048$ ($f_s = 50$ kHz)





GRÁFICO III.4: Saída do D/A 2 para $df = 1/8$ ($f_s = 61,04$ Hz)





GRÁFICO III.5: Saída do D/A 2 para $df = 192$ ($f_s = 93,75$ kHz)





GRÁFICO III.6: Saída do D/A 2 para $df = 2048$ ($f_s = 1$ MHz)

12 e 10 "bits", respectivamente, tem-se um número muito grande de níveis (4096 e 1024, respectivamente), o que impossibilita a visualização dos degraus da forma de onda. A redução violenta do número de "bits" de 12 para 4 (o que implica numa diminuição do número de níveis de 4096 para 16), permite a visualização dos degraus da forma de onda em "escada", GRÁFICO III.1(b).

- (3) Quando o dado de passo de fase é aumentado, o número de níveis de conversão num período do sinal de saída diminui e a "escada" vai se tornando perceptível.
- (4) Observando-se os GRÁFICOS III.4, III.5 e III.6, nota-se que a redução do número de "bits" da palavra digital de entrada do conversor D/A 2, de 10 para 6 "bits", provoca um leve achatamento dos picos das formas de onda.
- (5) Algumas destas formas de onda, principalmente as de maior frequência, apresentam pequenos picos (ruídos de alta frequência), gerados pelo chaveamento das correntes internas dos conversores D/A e comumente conhecidos como "glitch".

Na FIGURA III.4 está mostrada a configuração do circuito usado para observar o fenômeno de "glitch" do conversor D/A 1. Este circuito apresenta para a entrada do conversor D/A 1 duas palavras digitais diferentes, alternadamente. Então o conversor D/A ficará chaveando entre dois de seus níveis analógicos, possibilitando a observação do "glitch". Usando uma frequência de amostragem adequada e colocando determinadas palavras digitais nos "dip switches", têm-se as formas de onda dos GRÁFICOS III.7 a III.9.

OBSERVAÇÕES:

- (1) O "glitch" do conversor D/A ocorre mais intensamente quando tem-se o chaveamento entre duas palavras digitais complementares. O GRÁFICO III.7 mostra que o "glitch" não é desprezível no chaveamento entre níveis de mesma amplitude e polaridades opostas. Já o GRÁFICO III.8 apresenta a situação de pior caso para o "glitch", que ocorre no chaveamento entre as palavras 100000000000 e 011111111111, às quais correspondem os níveis analógicos 0 Volts e o próximo nível positivo.
- (2) No GRÁFICO III.9 tem-se o chaveamento entre dois níveis de mesma polaridade, mas mesmo neste caso percebe-se o "glitch" nas transições.




GRÁFICO III.7

Chaveamento entre os níveis
100000111111 e 011111000000
do D/A 1

GRÁFICO III.8

Chaveamento entre os níveis
100000000000 e 011111111111
do D/A 1





GRÁFICO III.9

Chaveamento entre os níveis
011111111111 e 011100001100
do D/A 1



- (3) Pelos gráficos obtidos, constata-se que o fenômeno do "glitch" introduz uma perturbação não desprezível no sinal gerado. A diminuição do efeito desta perturbação pode ser realizada pela diminuição da taxa de conversão, tornando pequeno o tempo de ocorrência do "glitch", quando comparado com o período do sinal de referência. O "glitch" também pode ser diminuído com a introdução de um circuito "sample/hold" entre o conversor D/A e o filtro passa-baixas ("de-glitcher"). Em geral, o "glitch" é um dos fatores limitantes da frequência máxima de saída deste tipo de sintetizador.


III.4.2 - TESTE DOS FILTROS PASSA-BAIXAS

Para testar os filtros passa-baixas empregaram-se os seguintes equipamentos: microcomputador e o programa adequado, sintetizador de frequências (gerador de sinais comercial) e o analisador de redes. Estes equipamentos são ligados de forma que o microcomputador controla o sintetizador e o analisador de redes, através da "interface" GPIB. O microcomputador comanda o sintetizador, fazendo-o mudar a frequência aplicada na entrada do filtro, de acordo com um programa e o analisador de redes mede as amplitudes das senóides de entrada e de saída, retornando os valores para o microcomputador. (note aqui um exemplo prático do uso dos sintetizadores de frequências!). Assim consegue-se ter a resposta em frequência real do filtro rapidamente na tela do computador, com opção para imprimir.


Os resultados obtidos com este teste estão mostrados nos GRÁFICOS III.10 e III.11, juntamente com os gráficos das respostas em frequência teóricas calculadas no CAPÍTULO IV.

A obtenção em forma automática das respostas em frequência dos filtros reais, permitiu um trabalho de ajuste dos filtros passa-baixas implementados no APÊNDICE B, de forma que a curva de cada filtro não se desviasse de mais de 0,2 dB da curva teórica.


Os GRÁFICOS III.12 a III.17, apresentam as formas de onda na saída dos filtros passa-baixas já calibrados, ou seja, na saída do sintetizador. São obtidas usando o microcomputador, impressora e o osciloscópio digital.




(a) Teórica ampliada



(b) Real ampliada




(c) Real




(d) Erro (teórico menos o real)


GRÁFICO III.10: Respostas em frequência do FPB 1




(a) Teórica ampliada



(b) Real ampliada



(c) Real



(d) Erro (teórico menos o real)

GRÁFICO III.11: Respostas em frequência do FPB 2





GRÁFICO III.12: Saída do FPB 1 para $df = 1/8$ ($f_s = 3,05$ Hz)





GRÁFICO III.13: Saída do FPB 1 para $df = 192$ ($f_s = 4,69$ kHz)





GRÁFICO III.14: Saída do FPB 1 para $df = 2048$ ($f_s = 50$ kHz)





GRÁFICO III.15: Saída do FPB 2 para $df = 1/8$ ($f_s = 61,04$ Hz)





GRÁFICO III.16: Saída do FPB 2 para $df = 192$ ($f_s = 93,75$ kHz)





GRÁFICO III.17: Saída do FPB 2 para $df = 2048$ ($f_s = 1$ MHz)

OBSERVAÇÕES:

- (1) A forma de onda de saída do filtro passa-baixas 1 se degrada com o aumento da frequência. Em baixas frequências, GRÁFICO III.12(a), a forma de onda é praticamente perfeita. Numa frequência intermediária, GRÁFICO III.13(a), já aparecem distorções na forma de onda, e na frequência máxima, GRÁFICO III.14(a), nota-se uma assimetria em torno do eixo y na senóide gerada. Estas distorções e a assimetria observadas são, provavelmente, provocadas pelas componentes de "aliasing" da amostragem e/ou provocadas pelo "glitch" do conversor D/A 1.
- (2) O espectro do sinal de saída do conversor D/A 1 é semelhante ao espectro apresentado na FIGURA II.17, lembrando-se que nesta figura foram suprimidas as raia de amplitude muito pequenas devido à quantização de amplitude introduzida pelo conversor D/A. Quando se reduz o número de "bits" da palavra digital de entrada do conversor D/A 1, de 12 para 4 "bits", aumenta-se a amplitude das pequenas raia que foram suprimidas na FIGURA II.17. Este comportamento explica o aparecimento de um sinal na saída do filtro passa-baixas 1, com forma de onda em "escada", principalmente em frequências sintetizadas baixas. Esta característica é justificada, como dito acima, pelo aumento da amplitude das raia espúrias passantes pelo filtro (são as raia suprimidas na FIGURA II.17), o que possibilita a definição da forma de onda em "escada". A forma de onda observada no gráfico de menor frequência, GRÁFICO III.12(b), contém a mesma "escada" observada na saída do conversor D/A 1, GRÁFICO III.1(b), isto ocorre porque um sinal de saída com frequência muito baixa fornece condições para passar pelo filtro uma quantidade suficiente de raia espúrias, o que dá definição à forma de onda em "escada" observada. Numa frequência intermediária, GRÁFICO III.13(b), a quantidade de raia espúrias que passam pelo filtro é menor e conseqüentemente perde-se a definição da forma de onda em "escada" e ela se torna arredondada. Numa frequência mais elevada, GRÁFICO III.14(b), a "escada" desaparece, porque os sinais espúrios que passam não são suficientes para defini-la. Note que estas "escadas" só são visíveis, devido à baixa quantidade de níveis de conversão disponíveis com 4 "bits" (16 níveis).
- (3) Na forma de onda de saída do filtro passa-baixas 2, GRÁFICOS III.15, III.16 e III.17, nota-se que o ruído de alta frequência, existente nas formas de onda do conversor D/A 2, é eliminado pelo filtro. Além do mais, a redução do número de "bits" da palavra digital de entrada do conversor D/A 2, de 10 para 6 "bits", é muito pouco perceptível

nestes gráficos. Nota-se apenas um pequeno achatamento nos picos das formas de onda.

III.5 - COMENTÁRIOS SOBRE A IMPLEMENTAÇÃO

Notou-se durante o projeto do filtro passa-baixas 1 que o circuito adotado para implementar a célula básica é muito sensível à variação dos seus parâmetros. Esta característica tornou o projeto teórico trabalhoso, exigindo muita interação com o programa RFREQLOG. Também, durante a implementação surgiram problemas devido a precisão limitada dos componentes e outra vez houve a necessidade de interagir com o programa e equipamentos usados para obter uma resposta em frequência razoável do filtro.

O circuito foi montado usando a técnica de "wire-wrap", a qual possibilita a realização de pequenas modificações no circuito de maneira muito rápida. Esta característica é importante visto que sempre são necessárias algumas modificações no projeto de um circuito. No entanto, uma montagem usando a técnica de circuito impresso, com um plano de terra bem feito, deve oferecer uma blindagem eletromagnética mais eficiente e, portanto, reduzir o nível de ruído do sintetizador projetado.

O uso do microcomputador, da "interface" GPIB, dos equipamentos e programas citados, auxiliaram em muito no projeto e na confecção deste trabalho, principalmente no projeto dos filtros passa-baixas, na análise dos problemas observados e na obtenção dos diversos gráficos e figuras.

CAPÍTULO IV

OBTENÇÃO TEÓRICA E EXPERIMENTAL DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO

IV.1 - CÁLCULO DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO

A partir das FIGURAS II.13 e II.14, pode-se representar o processo de síntese de frequência através do diagrama de blocos da FIGURA IV.1. Os sinais $x(t)$, $x_a(t)$, $\hat{O}_{Tr}(t)$ e os blocos de amostragem e conversão A/D são imaginários e servem apenas para representar o fluxo de dados $x_d(t)$, enviados ao conversor D/A no processo da síntese.

O conjunto formado pelo conversor A/D mais conversor D/A pode ser representado por um quantizador não-linear seguido de um filtro com característica do tipo "sampling" FIGURA IV.2. O quantizador apresenta níveis de quantização iguais aos do conversor D/A e o filtro é incluído para representar a geração do sinal em forma de "escada" pelo conversor D/A.

Para determinar o espectro do sinal senoidal sintetizado, $X_s(f)$, primeiro calcula-se a série de Fourier de um período da forma de onda na saída do conversor D/A, $x_c(t)$, conhecidos o dado de passo de fase, qual o conversor D/A ativo e o número de "bits" da palavra digital de entrada do conversor. Em seguida, incorpora-se o efeito do filtro passa-baixas, obtendo-se o espectro teórico $X_s(f)$.

O período verdadeiro do sinal na saída do conversor D/A, $x_c(t)$, nem sempre é igual a $1/f_s$, o período do sinal sintetizado, $x_s(t)$. Estes períodos só serão iguais quando o dado de passo de fase for do tipo 2^n . Na FIGURA IV.3, pode-se observar uma situação de desigualdade dos períodos num exemplo com $df = 6$, com uma tabela na memória de apenas 16 palavras e com o conversor D/A 1 ativo. Note que o período verdadeiro de $x_c(t)$ é igual ao período de $x_s(t)$, vezes o número binário formado pelo corte dos "0's" à direita do último "1" de df , tomando-se o cuidado da remoção da vírgula. No exemplo, $df = 0000000000110,000_2 = 6_{10}$, então o período de $x_c(t)$, será igual a $3 \cdot (1/f_s)$ ($000000000011_2 = 3_{10}$).

Explicação: Supondo que 2^K = número de amostras de fase e df = dado de passo de fase, então pode-se ter $2^K/df$ não inteiro, isto é, o período de $x_c(t)$ é diferente de $1/f_s$. Então, para $x_c(t)$ completar um período será necessário percorrer $(2^K/df) \cdot M$ amostras de fase, onde M é o número de giros no círculo de raio unitário (FIGURA II.14), tal que, $(2^K/df) \cdot M = \text{inteiro}$. Supondo que $df = a \cdot 2^b$, onde a = número ímpar fracionário e b = inteiro, tem-se:





FIGURA IV.1





FIGURA IV.2

REPRESENTAÇÃO DA GERAÇÃO DO SINAL SENOIDAL		
Size	Document Number	REV
A	FIGURA IV.1 E FIGURA IV.2	
Date:	February 21, 1991	Sheet 01 of 01




FIGURA IV.3

$$\frac{M.2^k}{a.2^b} = \text{inteiro} \Rightarrow \frac{M.2^{k-b}}{a} = \text{inteiro}$$

então $M = a'$, onde a' é igual ao número a com a remoção da vírgula (se existir).

1º CASO: CONVERSOR D/A 1 E FILTRO PASSA-BAIXAS 1

A determinação do valor de cada nível do sinal $x_c(t)$ durante um período desta forma de onda, é feita através dos dados armazenados na memória e supondo conhecidos o dado de passo de fase e o número de "bits" da palavra digital de entrada do conversor D/A 1. De posse destes valores, pode-se expressar o sinal $x_c(t)$ pela série trigonométrica de Fourier, obtendo-se seu espectro através do cálculo da amplitude de suas raízes. Considera-se que:

- (1) Sendo o sinal $x_c(t)$ uma função periódica, a série calculada valerá para todo t .
- (2) Como o sinal $x_c(t)$ satisfaz a condição: $f(t + T/2) = -f(t)$, então os coeficientes de ordem par da série serão nulos.

Assim:

$$b_n = \frac{2}{T} \int_t^{t+T} x_c(t) \cdot \text{sen}(n \cdot \omega_c \cdot t) \cdot dt = \frac{1}{\pi} \int_0^{2 \cdot \pi} x_c(t) \cdot \text{sen}(n \cdot t) \cdot dt \Rightarrow$$

$$\Rightarrow b_n = \frac{1}{\pi} \sum_{k=0}^{N-1} x_k \int_{2 \cdot k \cdot \pi / N}^{(k+1) \cdot 2 \cdot \pi / N} \text{sen}(n \cdot t) \cdot dt \Rightarrow$$

$$b_n = \begin{cases} 0 & , n \text{ par} \\ -\frac{1}{n \cdot \pi} \sum_{k=0}^{N-1} x_k \left[\cos\left(\frac{n \cdot 2 \cdot (k+1) \cdot \pi}{N}\right) - \cos\left(\frac{n \cdot 2 \cdot k \cdot \pi}{N}\right) \right] & , n \text{ ímpar} \end{cases}$$

$$b_0 = \frac{1}{N} \sum_{k=0}^{N-1} x_k$$

Desta forma:

$$x_c(t) = b_0 + \sum_{n=1}^{\infty} b_n \cdot \sin(2 \cdot \pi \cdot n \cdot f_c \cdot t) \quad , \text{ para qualquer } t,$$

onde: f_c = frequência do sinal na saída do conversor D/A.

N = número de passos de fase para completar 1 período de $x_c(t)$

$[N = (8192 \cdot f_s) / (f_c \cdot d_f)]$

x_k = valor da codificação dos níveis

O espectro teórico do sinal senoidal sintetizado, $X_s(f)$, é dado pela expressão:

$$X_s(n \cdot f_c) = b_n \cdot H_{fpb1}(n \cdot f_c) \quad , n = 0, 1, 2, \dots$$

onde $H_{fpb1}(f)$ é a resposta em frequência do filtro passa-baixas 1.

2º CASO: CONVERSOR D/A 2 E FILTRO PASSA-BAIXAS 2

Neste caso, as expressões das raízes de $X_c(f)$, de $x_c(t)$ e de $X_s(f)$ são similares às obtidas no caso anterior, pois o procedimento para obtê-las é semelhante. Assim:

$$b_n = \frac{2}{T} \int_t^{t+T} x_c(t) \cdot \sin(n \cdot \omega_c \cdot t) \cdot dt = \frac{1}{\pi} \int_0^{2 \cdot \pi} x_c(t) \cdot \sin(n \cdot t) \cdot dt \Rightarrow$$

$$\Rightarrow b_n = \frac{1}{\pi} \sum_{k=0}^{N-1} x_k \int_{2 \cdot k \cdot \pi / N}^{(k+1) \cdot 2 \cdot \pi / N} \sin(n \cdot t) \cdot dt \Rightarrow$$

$$b_n = \begin{cases} 0 & , n \text{ par} \\ -\frac{1}{n \cdot \pi} \sum_{k=0}^{N-1} x_k \left[\cos\left(\frac{n \cdot 2 \cdot (k+1) \cdot \pi}{N}\right) - \cos\left(\frac{n \cdot 2 \cdot k \cdot \pi}{N}\right) \right] & , n \text{ ímpar} \end{cases}$$

$$b_0 = \frac{1}{N} \sum_{k=0}^{N-1} x_k$$

Desta forma:

$$x_c(t) = b_0 + \sum_{n=1}^{\infty} b_n \cdot \sin(2 \cdot \pi \cdot n \cdot f_c \cdot t) \quad , \text{ para qualquer } t,$$

onde: f_c = frequência do sinal na saída do conversor D/A.

N = número de passos de fase para completar 1 período de $x_c(t)$

[$N = (8192 \cdot f_s) / (f_c \cdot d_f)$]

x_k = valor da codificação dos níveis

O espectro teórico do sinal senoidal sintetizado, $X_s(f)$, é dado pela expressão:



$$X_s(n \cdot f_c) = b_n \cdot H_{fpb2}(n \cdot f_c) \quad , n = 0, 1, 2, \dots$$



onde $H_{fpb2}(f)$ é a resposta em frequência do filtro passa-baixas 2



O APÊNDICE C fornece a listagem do programa que calcula o espectro teórico do sinal sintetizado para várias situações. Estes resultados juntamente com os valores medidos, estão apresentados nas FIGURAS IV.4 a IV.11. As raias teóricas são as linhas tracejadas e as raias medidas as linhas cheias



OBSERVAÇÕES:

- (1) Devido às limitações do instrumento de medida, não foi possível a medição de raias com amplitudes abaixo de -90 dB e nem com frequências superiores a 630 kHz.
- (2) Nota-se em alguns casos que os valores medidos das raias diferem consideravelmente dos seus valores teóricos, sendo que há uma boa aproximação entre os valores medidos e teóricos nos casos onde as









raias teóricas têm uma amplitude maior. Também observa-se que o espectro medido contém certas raia inexistentes no espectro teórico, por exemplo, aquelas localizadas nas frequências harmônicas pares. Este comportamento ocorre porque a forma de onda sintetizada não é ideal, contendo irregularidades decorrentes de vários fatores, sendo o "glitch" do conversor D/A o principal.



- (3) Uma boa aproximação entre a amplitude das raia medidas e teóricas ocorre nas frequências $(f_r + f_s)$ e $(f_r - f_s)$. (Este comportamento só pode ser observado no caso do conversor D/A 1, devido à limitação citada na observação (1)).

IV.2 - MÉTODO ALTERNATIVO DE CÁLCULO DO ESPECTRO DO SINAL SENOIDAL SINTETIZADO

Nesta seção apresenta-se uma maneira alternativa para calcular o espectro do sinal senoidal sintetizado. O desenvolvimento é realizado para o conversor D/A 1 e para o filtro passa-baixas 1.

Observando a FIGURA IV.2, nota-se que os blocos amostrador e quantizador podem ser trocados de posição. Então o processo de geração do sinal senoidal, $x_s(t)$, no sintetizador, pode ser representado pelo diagrama de blocos da FIGURA IV.12, onde uma onda senoidal, $x(t)$, é quantizada pelo sistema não-linear com função de transferência $Q(f)$, gerando um sinal quantizado $x_q(t)$. Este sinal quantizado é amostrado na taxa da frequência de referência, f_r , gerando o sinal quantizado amostrado $x_q'(t)$, o qual passa por um filtro com característica do tipo "sampling", $H_s(f)$, para finalmente ser filtrado por um filtro passa-baixas modificado, com correção nas altas frequências, $H_{fpb}(f)$.

À primeira vista não é óbvio que o diagrama de blocos da FIGURA IV.12, representa a geração do sinal senoidal no sintetizador, mas considerando-se que o processo de incremento de fase realizado no acumulador de fase, através dos somadores e registradores, o qual determina um endereço da memória, é similar a um processo de varredura, ou de amostragem periódica de determinados pontos de uma tabela, pode-se visualizar o quantizador e a senóide $x(t)$ como o programa usado no cálculo dos pontos da memória e a função de amostragem como o sistema de registradores, somadores e acumulador que fazem a varredura da memória. O filtro $H_s(f)$, com característica do tipo "sampling", representa o



REPRESENTAÇÃO ALTERNATIVA DA GERAÇÃO DO SINAL SENOIAL		
Size Document Number	FIGURA IV.12	REV
A		
Date:	February 11, 1991	Sheet 01 of 01

conversor D/A que toma as amostras da memória e as transforma em um sinal composto por degraus. O filtro passa-baixas de saída do diagrama representa o mesmo filtro de saída do sistema implementado, cuja finalidade é "suavizar" o sinal em "escada" do D/A.

A função de transferência do quantizador, $Q(f)$, é dada pela FIGURA IV 13, ou seja:

$$x_q(t) = \begin{cases} D_{k+1} & , \text{ para } C_k < x(t) < C_{k+1} \text{ e } k \geq 0 \\ D_0 & , \text{ para } -C_0 < x(t) < C_0 \\ -D_{k+1} & , \text{ para } -C_{k+1} < x(t) < -C_k \text{ e } k \geq 0 \end{cases}$$

onde: $x(t)$ = sinal de entrada do quantizador.

$x_q(t)$ = sinal de saída do quantizador.

C_k 's = níveis de codificação.

D_k 's = níveis de quantização.

Na quantização de um sinal senoidal, $x(t) = A \cdot \sin(t)$ com frequência normalizada $\omega_s = 2 \cdot \pi \cdot f_s = 1$, como mostrado na FIGURA IV.14, obtém-se:

$$A \cdot \sin(t_k) = C_k \quad \Rightarrow \quad t_k = \arcsen(C_k/A),$$

logo

$$x_q(t) = \begin{cases} D_{k+1} & , \text{ para } t_k < t < t_{k+1} \text{ e } k \geq 0 \\ D_0 & , \text{ para } -t_0 < t < t_0 \\ -D_{k+1} & , \text{ para } -t_{k+1} < t < -t_k \text{ e } k \geq 0 \end{cases}$$

Expressando o sinal quantizado, $x_q(t)$, pela série trigonométrica de Fourier, obtém-se seu espectro através do cálculo da amplitude de suas raías. Considerando-se que:

- (1) Sendo $x_q(t)$ uma função periódica, a série calculada valerá para todo t
- (2) Como $x_q(t)$ satisfaz a condição: $x_q(t + T_s/2) = -x_q(t)$, então os coeficientes de ordem par da série serão nulos e a integração pode ser feita de 0 a $T_s/4$, ou seja, de 0 a $\pi/2$.

Assim, supondo N = número de níveis do quantizador:




FIGURA IV.13: Função de transferência do quantizador, $Q(f)$




FIGURA IV.14: Quantização de um sinal senoidal

$$b_n = \frac{2}{T} \int_t^{t+T} x_q(t) \cdot \sin(n \cdot \omega_q \cdot t) \cdot dt = \frac{1}{\pi/2} \int_0^{\pi/2} x_q(t) \cdot \sin(n \cdot t) \cdot dt \Rightarrow$$

$$\Rightarrow b_n = \frac{4}{\pi} \sum_{k=0}^{N-2} \int_{t_k}^{t_{k+1}} D_{k+1} \sin(n \cdot t) \cdot dt + \int_{t_{N-2}}^{\pi/2} D_{N-1} \sin(n \cdot t) \cdot dt \Rightarrow$$

Desta forma:

$$x_q(t) = \sum_{n=1}^{\infty} b_n \sin(n \cdot t) \quad , \text{ para qualquer } t \quad e$$

$$b_n = \begin{cases} 0 & , n \text{ par} \\ \frac{-4}{n \cdot \pi} \left\{ \sum_{k=0}^{N-2} D_{k+1} \left[\cos \left(n \cdot \arcsen \frac{C_{k+1}}{A} \right) - \cos \left(n \cdot \arcsen \frac{C_k}{A} \right) \right] + \right. \\ \left. + D_{N-1} \left[\cos \left(\frac{n \cdot \pi}{2} \right) - \cos \left(n \cdot \arcsen \frac{C_{N-2}}{A} \right) \right] \right\} & , n \text{ ímpar} \end{cases}$$

Considerando-se as características ideais de $H_s(f)$ e $H_{fpb}(f)$ (T_r = período da frequência de referência):

$$H_s(f) = T_r \frac{\sin(\pi \cdot T_r \cdot f)}{\pi \cdot T_r \cdot f} \quad e$$

$$H_{fpb}(f) = \exp(j \cdot \pi \cdot T_r \cdot f) \frac{\pi \cdot T_r \cdot f}{\sin(\pi \cdot T_r \cdot f)} \quad , \quad \frac{-1}{4 \cdot T_r} < f < \frac{1}{4 \cdot T_r}$$

Os limites da característica de $H_{fpb}(f)$, foram estabelecidos pela imposição de se ter pelo menos quatro amostras por período do sinal senoidal gerado, teoricamente poder-se-ia chegar até o limite de 2 amostras por período. Então, o espectro ideal do sinal senoidal gerado, $x_s(t)$, é

$$X_s(f) = Tr \cdot \exp(j \cdot \pi \cdot Tr \cdot f) \cdot X_q'(f) \quad , \text{ para } \frac{-1}{4 \cdot Tr} < f < \frac{1}{4 \cdot Tr}$$

OBSERVAÇÕES:

- (1) Uma alternativa para a expressão do espectro, $X_s(f)$, pode ser obtida trocando-se a característica ideal de $H_{fpb}(f)$ pela característica teórica calculada no APÊNDICE B.
- (2) Como a largura do espectro do sinal $x_q(t)$ é infinita e a amostragem torna o espectro do sinal $x_q'(t)$ periódico, o espectro do sinal $x_q(t)$ se repete centrado nas frequências múltiplas da frequência de amostragem f_r . Então haverá sobreposição dos espectros centrados em frequências superiores com o espectro centrado na origem. As partes dos espectros que não são cortadas pelo filtro passa-baixas se incorporam no espectro do sinal gerado.
- (3) No APÊNDICE D estão listados os programas usados para calcular os primeiros 100.000 coeficientes b_n do sinal quantizado $x_q(t)$ e para calcular $x_q(t)$ a partir de seus coeficientes b_n e do valor de amplitude da senóide de entrada $x(t)$. Os coeficientes b_n foram calculados para os seguintes parâmetros:

$$N = 2\,048$$

$$A = 2\,047$$

$$(D_0, D_1, \dots, D_{N-1}) = (0, 1, \dots, 2\,047)$$

$$(C_0, C_1, \dots, C_{N-1}) = (0,5; 1,5; \dots; 2\,047,5)$$

Resultando na expressão abaixo

$$b_n = \begin{cases} 0 & , n \text{ par} \\ \frac{-4}{n \cdot \pi} \left\{ \sum_{k=0}^{2047} (k+1) \left[\cos \left(n \cdot \arcsen \frac{k+1,5}{2047} \right) - \cos \left(n \cdot \arcsen \frac{k+0,5}{2047} \right) \right] + \right. \\ \left. + 2047 \left[\cos \frac{n \cdot \pi}{2} - \cos \left(n \cdot \arcsen \frac{2046,5}{2047} \right) \right] \right\} & , n \text{ ímpar} \end{cases}$$

Alguns valores calculados pela expressão acima foram

$$b_1 = 2047,02242318670000$$

$$b_{\infty} = 0$$

```

b3 = -2,4223323892988E-003
b4 = 0
b5 = 2,4206229552188E-003
b6 = 0
b7 = -2,4180566775903E-003
b8 = 0
b9 = 2,4146310033594E-003
b10 = 0

```

- (4) O uso de um conversor D/A de 12 "bits" é responsável pela pequena amplitude das raia dos espúrios do sinal $x_q(t)$. Um conversor de menor número de "bits" proporcionaria raia espúrias de maior amplitude
- (5) Com o programa para calcular $x_q(t)$ traça-se a FIGURA IV.15, a qual mostra um trecho da função de transferência do quantizador, calculado para 100.000 coeficientes b_n . As oscilações observadas nesta figura são conhecidas pelo nome de fenômeno de Gibbs e podem ser diminuídas através de um truncamento menos abrupto da série de Fourier, por exemplo, através de uma janelamento adequado
- (6) A obtenção do espectro do sinal sintetizado, $X_s(f)$, através deste método, implica em fazer a sobreposição das raia dos espectros centrados em frequências múltiplas da frequência de amostragem, na faixa de passagem do filtro passa-baixas.
- (7) Este método tem como vantagem a característica de se calcular apenas uma vez o espectro de $x_q(t)$, para qualquer valor de f_s . O valor particular de f_s (ou equivalentemente de df) só influi no modo de sobreposição dos espectros deslocados de $x_q(t)$, para formar o espectro do sinal de saída




FIGURA IV.15

CAPÍTULO V

CONCLUSÕES

CONCLUSÕES

- (1) Os sintetizadores de frequências estão sendo cada vez mais usados pelas indústrias e centros de desenvolvimento e pesquisa, principalmente devido à sua estabilidade em frequência e possibilidade de controle remoto.
- (2) A técnica da Síntese Digital Direta Coerente tem uma posição de destaque entre as diversas técnicas de síntese de frequências. Esta posição privilegiada se deve principalmente às suas numerosas vantagens:
 - (a) A simplicidade estrutural da técnica permite o emprego de componentes e circuitos eletrônicos mais simples e comuns.
 - (b) Facilidade na geração de formas de ondas não-senoidais.
 - (c) Facilidade para a geração de múltiplas saídas com defasagens arbitrárias.
 - (d) Facilidade para se obter qualquer resolução em frequência. O aumento da resolução é acompanhado de um aumento mínimo do custo, volume, peso e energia consumida.
 - (e) Facilidade inerente à estrutura da técnica para controle remoto do sintetizador.
 - (f) O tempo de chaveamento de frequência é bastante reduzido.
 - (g) Baixo nível de espúrios não-harmônicos de saída em relação ao nível do sinal sintetizado.
 - (h) A fase do sinal sintetizado pode ser mantida contínua na mudança da frequência sintetizada, ou pode ser controlada remotamente.
 - (i) Como os requisitos de blindagem não são tão rigorosos, a construção do equipamento é simplificada.
 - (j) Os circuitos do sintetizador praticamente não exigem nenhuma calibração, exceto o conversor D/A e o filtro passa-baixas. Isto também simplifica a construção do equipamento e reduz o custo.
 - (k) Os sintetizadores digitais diretos coerentes apresentam baixo custo, menor volume, menor consumo de energia e menor peso, quando comparados com sintetizadores similares que empregam outras técnicas.
- (3) A técnica da Síntese Digital Direta Coerente apresenta limitações na frequência máxima sintetizada. Entretanto, nos últimos anos têm havido grandes progressos nesta direção, por exemplo, o circuito integrado de muito alta velocidade (VHSIC) SP2002, [16], desenvolvido pela empresa inglesa Plessey. O SP2002 é um

sintetizador digital direto de frequências com as seguintes características:

- (a) Tempo de chaveamento de frequência da ordem de 10 ns para qualquer frequência na faixa de 1 Hz a 500 MHz.
 - (b) Geração simultânea de formas de onda senoidal, triangular e quadrada, com deslocamentos de fase de 0° , 90° e 180° . Todas as três formas de onda e fases podem ser usadas ao mesmo tempo.
 - (c) Cada saída pode ser individualmente selecionada, o que economiza potência pelo desligamento dos circuitos não usados.
 - (d) Com todas as saídas selecionadas e para uma frequência de referência de 2,14 GHz, a potência total dissipada no integrado é de 4,5 W.
 - (e) Mantém a continuidade da fase durante o chaveamento de frequências.
 - (f) O ruído próximo da frequência da portadora é de -135 dBc/Hz.
 - (g) O nível de espúrios com largura de faixa de 10 kHz são: -65 dBc para 30 MHz, -58 dBc para 50 MHz e -30 dBc para 500 MHz.
 - (h) As saídas do sintetizador, casadas com uma impedância de 50 Ohms, fornecem 0,7 V (dois conversores D/A internos de 8 "bits" produzem estas saídas).
 - (i) O SP2002 é construído com processo bipolar HE2 $1\ \mu\text{m}$, o qual produz transistores com $f_T = 22\ \text{GHz}$. O tempo de acomodamento dos conversores D/A é da ordem de 400 ps.
 - (j) Preço: 600 libras.
- (4) A maior frequência que pode ser sintetizada com esta técnica depende basicamente da velocidade de acesso da memória e do tempo de acomodação do conversor D/A.
- (5) O nível de espúrios de saída depende basicamente da qualidade do conversor D/A empregado, isto é, do seu número de "bits", da magnitude da sua não-linearidade e das suas características quanto à geração de "glitches".
- (6) Para se atingir um nível de espúrios melhor do que -70 dBc é necessário um conversor D/A de características excepcionais. Os conversores D/A mais comuns não permitem níveis de espúrios melhores que -50 dBc.
- (7) Esta técnica pode ser implementada com os Processadores Digitais de Sinais Dedicados (DSP) [3], onde aproveitam-se estes microprocessadores rápidos em conjunto com seus periféricos mais o conversor D/A e o filtro passa-baixas de saída.

APÊNDICE A

PROGRAMA PARA CALCULAR OS
DADOS DA MEMÓRIA

```

C   PROGRAMA PARA GERAR OS VALORES DAS FORMAS DE ONDAS A SEREM
C   ARMAZENADAS NA MEMORIA

```

```

$STORAGE: 2

```

```

REAL*8 PI,AUX,AUX2
CHARACTER C1(8192),C10(4096)*2,C2(8192),C20(4096)*2
EQUIVALENCE (C1(1),C10(1)),(C2(1),C20(1))
OPEN(10,FILE='DMEM014.3',STATUS='NEW',FORM='BINARY')
OPEN(11,FILE='DMEM015.3',STATUS='NEW',FORM='BINARY')

```

```

PI=3.14159265358979D0
AUX=PI/4096D0

```

```

C   FORMA DE ONDA SENOIDAL (12 BITS)*****

```

```

      DO 10 I=0,4095
      AUX2=((DSIN(I*AUX))*2047D0)
      IF((AUX2-IDINT(AUX2))-0.5D0)50,60,60
60    AUX2=AUX2+1
50    J=2047-(IDINT(AUX2))
      C1(I+4097)=J/8
10    C2(I+4097)=32*(MOD(J,8))+31

```

```

C   FORMA DE ONDA SENOIDAL (10 BITS)*****

```

```

      DO 70 I=0,4095
      AUX2=((1+DCOS(I*AUX))*511.5D0)
      IF((AUX2-IDINT(AUX2))-0.5D0)80,90,90
90    AUX2=AUX2+1
80    J=IDINT(AUX2)
      C1(I+1)=J/4
70    C2(I+1)=64*(MOD(J,4))+63

```

```

      DO 40 I=1,4096
      WRITE(10)C10(I)
40    WRITE(11)C20(I)

```

```

      CLOSE(10)
      CLOSE(11)
      END

```

APÊNDICE B

IMPLEMENTAÇÃO DOS FILTROS PASSA-BAIXAS 1 E 2

CÁLCULO DO FILTRO PASSA-BAIXAS 1

Neste caso, a frequência de referência padrão, f_r , do sintetizador é igual a 200 kHz. Considerando-se que, quanto maior o número de amostras por período da senóide melhor será a qualidade desta, define-se a frequência máxima de saída com pelo menos quatro amostra por período, obtendo-se uma frequência máxima de saída de 50 kHz.

Assim o filtro passa-baixas 1 a ser projetado deve ter uma frequência de corte de 50 kHz, uma queda de pelo menos 80 dB por década para proporcionar uma boa atenuação fora de faixa e além disso, deve possuir uma correção nas altas frequências para eliminar os efeitos da amostragem, esta correção tem a característica "sampling" invertida. Projetando-se o filtro com frequência de corte em 50 kHz, e não em 100 kHz, atenua-se mais ainda os sinais espúrios de maior amplitude gerados pela amostragem e que estão localizados ao redor das frequências múltiplas da frequência de amostragem.

Para projetar um filtro com os requisitos estabelecidos acima, partiu-se, inicialmente, da expressão de um filtro passa-baixas Butterworth projetado com a frequência de corte de 50 kHz. Em seguida, através da aproximação adequada dos pólos do filtro Butterworth do eixo imaginário, modifica-se a curva de resposta deste filtro, de forma que a mesma se aproxime de uma "sampling" invertida com frequência de amostragem de 200 kHz. Permite-se um erro de $\pm 0,2$ dB da curva da "sampling" invertida na expressão teórica assim obtida. Para facilitar este trabalho foi desenvolvido o programa RFREQLOG, cuja listagem é dada no final deste apêndice.

O filtro ativo de Sallen Key foi escolhido para implementar o filtro passa-baixas projetado. Uma simulação do circuito deste filtro foi realizada no microcomputador com o programa Micro-Cap, para se obter a resposta em frequência simulada deste circuito. A simulação orientou pequenos ajustes nos valores dos componentes determinados através da expressão teórica. Na sequência obtém-se a expressão teórica do filtro passa-baixas 1.

Para um filtro Butterworth tem-se:

$$A(s) = A_0/B_n(s)$$

onde: $A(s)$ = função de transferência do filtro
 A_0 = constante de ganho para $s = 0$
 $B_n(s)$ = polinômio de Butterworth

como $s = j \cdot \omega$:

$$|A(s)|^2 = |A(j \cdot \omega)| \cdot |A(-j \cdot \omega)| = [(A_0)^2] / [1 + (\omega/\omega_c)^{2 \cdot n}]$$

$$\text{logo: } |B_n(j \cdot \omega)|^2 = ([1 + (\omega/\omega_c)^{2 \cdot n}])^{1/2}$$

e para um filtro Butterworth de segunda ordem:

$$A(s)/A_0 = [(s/\omega_c)^2 + 2 \cdot k \cdot (s/\omega_c) + 1]^{-1}$$

onde ω_c é a frequência de corte do filtro.

O filtro de Sallen Key de segunda ordem correspondente a equação acima está mostrado na FIGURA III.3. Para este filtro:

$$\omega_c = 1/R \cdot C \quad \text{e} \quad 2 \cdot k = 3 - A_0$$

Para se obter -80 db/década necessita-se de um filtro passa-baixas de quarta ordem com frequência de corte de 50 kHz, então cascadeiam-se dois estágios de segunda ordem obtendo-se os valores teóricos do filtro Butterworth (FIGURA III.2):

Primeiro estágio:

$$\begin{aligned} R_{24} &= 10k \\ R_{11} &= 1k5 \\ R_9 = R_{22} &= 270R \\ C_2 = C_3 &= 12n \end{aligned}$$

Segundo estágio:

$$\begin{aligned} R_{15} &= 10k \\ R_{16} &= 12k \\ R_{14} = R_{23} &= 270R \\ C_4 = C_5 &= 12n \end{aligned}$$

Alterando-se a posição dos pólos do filtro acima, ajusta-se a sua curva de resposta em frequência, de forma a aproximar-se da curva de resposta em frequência da "sampling" invertida, dada pela equação:

$$H(j\omega) = [\exp(j \cdot \omega \cdot T/2)] / [Sa(\omega \cdot T/2)], \quad -\pi/T < \omega < \pi/T$$

para $T = 5 \mu s$: $-100.000 < f < 100.000$.

A expressão da função de transferência teórica obtida com este processo, supondo uma fatoração em termos de 2ª ordem, é dada por:

$$H_{fpb1}(s) = [(s/\omega c1)^2 + 2.k1.(s/\omega c1) + 1]^{-1} \cdot [(s/\omega c2)^2 + 2.k2.(s/\omega c2) + 1]^{-1}$$

onde: $\omega c1 = \omega c2 = 500.000 \text{ rad/s}$

$k1 = 0,845$

$k2 = 0,34$

Estes valores são obtidos empiricamente através do programa RFREQLOG.

Fazendo-se a implementação com células de Sallen-Key, chega-se aos seguintes valores dos componentes (FIGURA III.2):

Primeiro estágio:

$R24 = 3k9$
 $R11 = 1k2$
 $R9 = R22 = 510R$
 $C2 = C3 = 3n9$

Segundo estágio:

$R15 = 3k9$
 $R16 = 5k1$
 $R14 = R23 = 510R$
 $C4 = C5 = 3n9$

Após a implementação observou-se que a resposta em frequência real estava um pouco diferente da teórica. Então foram ajustados alguns componentes até se obter a resposta em frequência desejada. Os valores finais dos componentes estão na FIGURA III.2.

CÁLCULO DO FILTRO PASSA-BAIXAS 2

Levando-se em conta as mesmas considerações feitas para o filtro passa-baixas 1, sabendo-se que a frequência de referência padrão, f_r , neste caso, é de 4 MHz e desejando-se uma atenuação de pelo menos 100 dB por década, então, o filtro passa-baixas 2 a ser projetado deverá ter uma frequência de corte de 1 MHz, deverá ser de 50ª ordem e também deverá, naturalmente, introduzir uma correção nas altas frequências para compensação da característica "sampling".

O método para a obtenção da expressão teórica do filtro passa-baixas 2, é o mesmo que foi usado para o filtro passa-baixas 1 na seção anterior. A expressão da função de transferência, supondo uma fatoração em termos de 1ª e 2ª ordem é dada por:

$$H_{fpb2}(s) = [(s/\omega_1) + 1]^{-1} \cdot [(s/\omega_2)^2 + 2 \cdot k_2 \cdot (s/\omega_2) + 1]^{-1} \cdot [(s/\omega_3)^2 + 2 \cdot k_3 \cdot (s/\omega_3) + 1]^{-1}$$

onde: $\omega_1 = \omega_2 = 7.650.000 \text{ rad/s}$
 $\omega_3 = 8.500.000 \text{ rad/s}$
 $k_2 = 0,254$
 $k_3 = 0,837$

Estes valores são obtidos empiricamente através do programa RFREQLOG.

Na implementação desta expressão teórica, optou-se pelo uso de um filtro passa-baixas passivo de 5ª ordem, com elementos capacitivos e indutivos, como mostra a FIGURA B.1. A síntese deste filtro é realizada através de sua "impedância de transferência", Z_{21} , com uma terminação normalizada de 1 Ohm. Os valores teóricos obtidos para os componentes são:


$R_1 = 1k$	$L_2 = 38,8u$
$C_3 = 113,9p$	$L_4 = 184,2u$
$C_5 = 221,9p$	$L_6 = 171,0u$

O filtro com os componentes teóricos foi simulado com o programa PSPICE, para se confirmar estes valores calculados. Uma segunda simulação foi realizada levando-se em conta a impedância de saída do conversor D/A no circuito simulado, constatando-se uma pequena mudança na resposta em frequência que entretanto pode ser desprezada. A influência da impedância de saída do conversor na resposta em frequência global do circuito é pequena porque fez-se $R_1 \gg R_7$.

Os valores reais dos componentes foram obtidos através da medida individual de cada componente, principalmente dos indutores, cujas indutâncias foram medidas na frequência máxima de operação do filtro através de um Q-Meter da HP:

$R_1 = 1 \text{ k}\Omega$	$L_2 = 39 \text{ }\mu\text{H}$
$C_3 = 100 \text{ pF} // 15 \text{ pF}$	$L_4 = 180 \text{ }\mu\text{H}$
$C_5 = 220 \text{ pF}$	$L_6 = 120 \text{ }\mu\text{H} + 47 \text{ }\mu\text{H}$

Os valores dos componentes realmente empregados estão no circuito da FIGURA III.2. Nota-se que houve um pequeno ajuste no valor do capacitor C_3 durante o teste do circuito, com o objetivo de levar a resposta do circuito real o mais próximo possível da resposta teórica.



FILTRO PASSA-BAIXAS 2

Size	Document Number	REV
A	FIGURA B.1.1	
Date: February 18, 1991 Sheet 01 of 01		

PROGRAMAS USADOS NESTE APÊNDICE

C RFREQLOG FOR

C PROGRAMA PARA TRACAR A RESPOSTA EM FREQUENCIA DE QUADRIPOLOS
 C DE ORDEM MENOR OU IGUAL A 10
 C VARIACAO LOGARITMICA DA FREQUENCIA

\$STORAGE 2

C SUBROTINA PARA CALCULAR A MAGNITUDE DE UM ESTAGIO DE SEGUNDA
 C ORDEM PARA UMA DADA FREQUENCIA F E SEUS COEFICIENTES A2 E A1
 SUBROUTINE H(F,AMPL,A2,A1)
 COMPLEX S,J
 J=(0,1)
 PI=4*ATAN(1)
 S=J*2*PI*F
 XH=1/CABS(A2*S**2+A1*S+1)
 AMPL=20*LOG10(XH)
 RETURN
 END

C SUBROTINA PARA CALCULAR OS PONTOS DAS CURVAS
 SUBROUTINE CALPON(NC,FMAX,FMIN)
 COMMON/A/XVETOR(606),YVETOR(606),PARAM(6,13)
 DO 27 I=1,101
 27 YVETOR(I+((NC-1)*101))=PARAM(NC,12)
 R=(FMAX/FMIN)**(1./100)
 IND=2
 ORDEM=PARAM(NC,1)
 21 IF(ORDEM GT 1)THEN
 A2=1/(PARAM(NC,IND)*PARAM(NC,IND))
 A1=(2*PARAM(NC,IND+1))/PARAM(NC,IND)
 DO 19 I=1,101
 F=(FMIN*1000)*R**(I-1)
 CALL H(F,AMPL,A2,A1)
 J=I+((NC-1)*101)
 XVETOR(J)=F
 19 YVETOR(J)=YVETOR(J)+AMPL
 IND=IND+2
 ORDEM =ORDEM-2

```

ELSE IF (ORDEM.EQ.1) THEN
  A2=0
  A1=1/PARAM(NC,IND)
  DO 22 I=1,101
    F=(FMIN*1000)*R**(I-1)
    CALL H(F,AMPL,A2,A1)
    J=I+((NC-1)*101)
    XVETOR(J)=F
22  YVETOR(J)=YVETOR(J)+AMPL
    ORDEM=ORDEM-1
  ELSE
    RETURN
  ENDIF
  GOTO 21
END

C  PLOTA AS CURVAS ATIVAS
  SUBROUTINE PLOTA
    COMMON/A/XVETOR(606),YVETOR(606),PARAM(6,13)
    COMMON/B/FMIN,FMAX,AMIN,AMAX
    XMIN=LOG10(FMIN)
    XMAX=XMIN+INT(LOG10(FMAX/FMIN))
    YMIN=AMIN
    YMAX=AMAX
    DO 42 J=1,6
      IF(INT(PARAM(J,13)).EQ.1) THEN
        GOTO 44
      ELSE
        GOTO 42
      ENDIF
44  IB=-1
      DO 43 I=1,101
        K=I+((J-1)*101)
        X=LOG10((XVETOR(K))/1000)
        IF(X LT XMIN) GOTO 45
        IF(X GT XMAX) GOTO 45
        IF(YVETOR(K) LT AMIN) GOTO 45
        IF(YVETOR(K) GT AMAX) GOTO 45
        CALL QRTOI(X,(YVETOR(K)),IC,IL)
        IF(IB EQ -1) GOTO 46
        CALL QLINE(IC0,IL0,IC,IL,1)
46  IC0=IC
      IL0=IL

```

```

      IB=1
      GOTO 43
45    IB=-1
43    CONTINUE
42    CONTINUE
      RETURN
      END

C     PROGRAMA PRINCIPAL
      CHARACTER DP*1,TIT*40,FREQ*10,AMPLI*10,M0*12,M1*12,M2*12,M3*12
      CHARACTER M4*12
      COMMON/A/XVETOR(606),YVETOR(606),PARAM(6,13)
      COMMON/B/FMIN,FMAX,AMIN,AMAX

C     INICIALIZACAO DE VARIAVEIS
55    CALL QSMODE(2)
      DO 12 I=1,505
        XVETOR(I)=0.
12    YVETOR(I)=0.
      DO 13 I=1,6
        PARAM(I,1)=-1
        DO 13 J=2,13
13    PARAM(I,J)=0.
      RE=0

C     ENTRADA DO TITULO DO GRAFICO
      WRITE(0,36)
36    FORMAT(/,5X,'Entre com o TITULO DO GRAFICO (max 40 caracteres)')
      READ(0,37)TIT
37    FORMAT(A40)

C     ENTRADA DA FREQUENCIA DE AMOSTRAGEM DO FILTRO COSSENO LEVANTADO
      WRITE(0,31)
31    FORMAT(/,5X,'Entre o valor da FREQUENCIA DE AMOSTRAGEM do',
      * /,5X,'filtro cosseno levantado modificado, em Hz ')
      READ(*,*)FA
      PARAM(6,12)=FA

C     ENTRADA DA ESCALA DE FREQUENCIA, EM Hz, DAS CURVAS
47    WRITE(0,25)
25    FORMAT(/,5X,'Entre com o valor da FREQUENCIA MINIMA, em Hz')
      READ(*,*)F
      FMIN=F/1000

```

```

WRITE(0,26)
26  FORMAT(/,5X,'Entre com o valor da FREQUENCIA MAXIMA, em Hz',
*      /,5X,'OBS.: Para escala LOG, use FMAX=FMIN(10**NDEC)')
READ(*,*)F
FMAX=F/1000

C  ENTRADA DA ESCALA DE AMPLITUDE, EM dB, DAS CURVAS
WRITE(0,20)
20  FORMAT(/,5X,'Entre com o valor da AMPLITUDE MINIMA, em dB')
READ(*,*)AMIN
WRITE(0,24)
24  FORMAT(/,5X,'Entre com o valor da AMPLITUDE MAXIMA, em dB')
READ(*,*)AMAX

C  CALCULO DO COSSENO LEVANTADO MODIFICADO
53  R=(FMAX/FMIN)**(1./100.)
DO 35 I=1,101
F=(FMIN*1000)*R**(I-1)
PI=4*ATAN(1.)
S=PI*F/PARAM(6,12)
SM=ABS(S/SIN(S))
AMPL1=20*LOG10(SM)+PARAM(6,2)
XVETOR(I+505)=F
35  YVETOR(I+505)=AMPL1
IF(PARAM(6,1) NE -1)GOTO 54

C  DESVIO PARA REDEFINICAO DA ESCALA
IF(RE EQ 1)THEN
DO 48 NC=1,5
IF(PARAM(NC,1) EQ -1)THEN
GOTO 48
ENDIF
CALL CALPON(NC,FMAX,FMIN)
48  CONTINUE
RE=0
ENDIF

C  MENU PRINCIPAL
10  CALL QSMODE(2)
WRITE(0,8)
8   FORMAT(/,5X,'(1) LE ARQUIVO DE PONTOS DA MEMORIA (EXTERNO PTS)',
*      /,5X,'(2) ENTRA PARAMETROS DAS CURVAS (wo E qsl)',/,5X,
*      '(3) MODIFICA AS CURVAS ATIVAS',/,5X,

```

```

* '(4) GRAVA AS CURVAS NA MEMORIA',/,5X,'(5) PLOTA',/,5X,
* '(6) REDEFINE ESCALAS',/,5X,'(7) REINICIALIZA',/,5X,'(8) FIM',
* ///,5X,'ENTRE SUA OPCAO:')
READ(0,9)OP
9  FORMAT(A1)
   IF(OP.EQ.'1')GOTO 1
   IF(OP.EQ.'2')GOTO 2
   IF(OP.EQ.'3')GOTO 3
   IF(OP.EQ.'4')GOTO 4
   IF(OP.EQ.'5')GOTO 5
   IF(OP.EQ.'6')GOTO 6
   IF(OP.EQ.'7')GOTO 55
   IF(OP.EQ.'8')GOTO 7
   GOTO 10

C  LE ARQUIVO EXTERNO PTS PARA XVETOR(I), YVETOR(I) E PARAM(I,J)
1  CALL QSMODE(2)
   WRITE(0,57)
57  FORMAT(/,5X,'LENDO ARQUIVO EXTERNO PTS'   AGUARDE ...')
   OPEN(10,FILE='EXTERNO.PTS',STATUS='OLD',FORM='UNFORMATTED')
   DO 11 I=1,606
11  READ(10)XVETOR(I),YVETOR(I)
   DO 58 I=1,6
58  READ(10)(PARAM(I,J),J=1,13)
   FMIN=PARAM(6,3)
   FMAX=PARAM(6,4)
   AMIN=PARAM(6,5)
   AMAX=PARAM(6,6)
   CLOSE(10)
   GOTO 10

C  RECEBE OS PARAMETROS DAS FUNCOES E CALCULA OS PONTOS DAS CURVAS
2  CALL QSMODE(2)
   WRITE(0,14)
14  FORMAT(/,5X,'ENTRE OS DADOS PEDIDOS NO FORMATO INDICADO ',/,/,
* 5X,'NC = numero da curva (1 a 5)',/,5X,'ORD = ordem da funcao',
* /,5X,
* 'G = ganho (em dB)',/,5X,'ATV = curva ativa (1) ou nao (0)',/,
* 5X,'woX e qsiX = parametros de um estagio X de segunda ordem',
* //,5X,
* 'DBS Para mudar FA e o ganho do coslevmod use o formato:',/,
* 11X,'6,1,FA,ATV',///,5X,'NC,ORD,G,ATV ,/))
   READ(*,*)NC,NORD,G,ATV

```

```

PARAM(NC,1)=NORD
PARAM(NC,12)=G
PARAM(NC,13)=ATV
IF(NC.EQ.6)THEN
WRITE(0,59)
59  FORMAT(//,5X,'Entre o ganho do coslevmod:')
    READ(*,*)PARAM(6,2)
    GOTO 53
ENDIF
WRITE(0,15)NORD
15  FORMAT(//,5X,'wo1,qsi1,wo2,qsi2,...,wo5,qsi5 (',I2,' termo(s))',
*  /)
    READ(*,*)(PARAM(NC,I+1),I=1,NORD)
    CALL CALPON(NC,FMAX,FMIN)
54  PARAM(6,1)=-1
    WRITE(0,16)
16  FORMAT(//,5X,'DESEJA ENTRAR OS PARAMETROS DE OUTRA CURVA?',
*  /,5X,'(Y OU N)')
18  READ(0,17)OP
17  FORMAT(A1)
    IF(OP.EQ.'Y')THEN
        GOTO 2
    ELSE IF(OP.EQ.'N')THEN
        GOTO 10
    ELSE
        GOTO 18
    ENDIF

C    SELECIONA CURVAS ATIVAS
3    CALL QSMODE(2)
    WRITE(0,23)
23  FORMAT(/,5X,'QUAL O NUMERO DA CURVA A REDEFINIR A ATIVIDADE:',
*  /)
    READ(*,*)NC
    WRITE(0,28)NC
28  FORMAT(//,5X,'A CURVA: ',I1,' DEVE SER ATIVADA?',/, '[Y]')
    READ(0,29)OP
29  FORMAT(A1)
    IF(OP.EQ.'N')THEN
        PARAM(NC,13)=0
    ELSE
        PARAM(NC,13)=1
    ENDIF

```

```

WRITE(0,30)
30  FORMAT(//,5X,'OUTRA MUDANCA?',/, '[Y]')
    READ(0,32)OP
32  FORMAT(A1)
    IF(OP.EQ.'N')THEN
        GOTO 10
    ENDIF
    GOTO 3

C    GRAVA OS PONTOS DAS CURVAS ARMAZENADAS NO ARQUIVO EXTERNOS.PTS
4    CALL QSMODE(2)
    WRITE(0,34)
34  FORMAT(/,5X,'GRAVANDO ARQUIVO EXTERNOS.PTS!   AGUARDE...')
    OPEN(20,FILE='EXTERNOS.PTS',STATUS='NEW',FORM='UNFORMATTED')
    DO 33 I=1,606
33  WRITE(20)XVETOR(I),YVETOR(I)
    PARAM(6,3)=FMIN
    PARAM(6,4)=FMAX
    PARAM(6,5)=AMIN
    PARAM(6,6)=AMAX
    DO 56 I=1,6
56  WRITE(20)(PARAM(I,J),J=1,13)
    CLOSE(20)
    GOTO 10

C    CONTRUCAO DAS ESCALAS DO GRAFICO LOGARITMICO EM FREQUENCIA
5    CALL QSMODE(6)
    CALL QGTXT(40,TIT,1,230,180,0)
    XMIN=LOG10(FMIN)
    XMAX=XMIN+INT(LOG10(FMAX/FMIN))
    YMIN=AMIN
    YMAX=AMAX
    CALL QPLOT(150,620,30,169,XMIN,XMAX,YMIN,YMAX,XMIN,YMIN,0,
*      1.,1.333)
    CALL QXAXIS(XMIN,XMAX,1.,-1,1,2)
    DY=(YMAX-YMIN)/10
    CALL QYAXIS(YMIN,YMAX,DY,1,1,1)
    CALL QRTOI(XMIN,YMIN,I1,J1)
    CALL QRTOI(XMAX,YMAX,I2,J2)
    CALL QLINE(I2,J1,I2,J2,1)
    CALL QLINE(I2,J2,I1,J2,1)
    FREQ='FREQ(KHz)'
    CALL QPTXTA(9,FREQ,1)

```

```

AMPLI='AMPL(dB)'
CALL QPTXTC(8,AMPLI,1)
DO 38 I=1,INT(XMAX-XMIN)
DO 38 J=1,10
X=XMIN+I-1+LOG10(FLOAT(J))
CALL QRTOI(X,YMIN,I1,J1)
CALL QRTOI(X,YMAX,I2,J2)
38 CALL QDASH(2,I1,J1,I2,J2,1)
DO 39 I=1,9
Y=YMIN+DY*I
CALL QRTOI(XMIN,Y,I1,J1)
CALL QRTOI(XMAX,Y,I2,J2)
39 CALL QDASH(2,I1,J1,I2,J2,1)

C   PLOTA AS CURVAS ATIVAS
CALL PLOTA

C   COLOCA MENU SECUNDARIO
M0='MENU SECUN.'
M1='Menu prin:1'
M2='Imprimir :2'
M3='Coslevmo+:3'
M4='Coslevmo-:4'
49 CALL QGTXT(11,M0,1,5,140,0)
CALL QLINE(0,135,100,135,1)
CALL QLINE(0,133,100,133,1)
CALL QGTXT(11,M1,1,5,110,0)
CALL QGTXT(11,M2,1,5,90,0)
CALL QGTXT(11,M3,1,5,70,0)
CALL QGTXT(11,M4,1,5,50,0)
CALL QLINE(0,0,639,0,1)
CALL QLINE(639,0,639,199,1)
CALL QLINE(639,199,0,199,1)
CALL QLINE(0,199,0,0,1)
CALL QLINE(100,0,100,199,1)
41 READ(0,40)OP
40 FORMAT(A1)
IF(OP.EQ.'1')GOTO 10
IF(OP.EQ.'2')THEN
DO 50 I=1,100
DO 50 J=1,200
50 CALL QSPNT(I-1,J-1,0)
CALL QPSCRN

```



```
GOTO 49
ENDIF
IF(OP.EQ.'3')THEN
DO 51 I=1,25
DO 51 J=150,190
51 CALL QSPNT(I-1,J-1,0)
PARAM(6,13)=1
CALL PLOTA
GOTO 49
ENDIF
IF(OP.EQ.'4')THEN
PARAM(6,13)=0
GOTO 5
ENDIF
GOTO 41

C REDEFINICAO DAS ESCALAS
6 CALL QSMODE(2)
RE=1
GOTO 47

C FIM DO PROGRAMA
7 CONTINUE

END
```

```

C      ZEROPOL.FOR

C      PROGRAMA PARA ENCONTRAR OS ZEROS DE POLINOMIOS
C      DIMENSIONADO PARA NUMERO DE COEFICIENTES MAXIMO IGUAL A 20

      DIMENSION RE(20),XZ(20),YZ(20),TITLE(21)
      ONE=1.
      P1=0.1
      P15=0.15
      ZERO=0.
      A1P1=1.1

      PI=P1*X01AAF(P1)
      TOL=X02AAF(P1)
20     IT=0
      XZ(1)=P15
      YZ(1)=ZERO
      IFAIL=1
      READ(0,99997)N
99997     FORMAT(I2)
      IF(N.LE.0)GOTO 160
      NN=N-1
      WRITE(0,99995)NN
99995     FORMAT(20X,'POLINOMIO DE ORDEM ',I3,/,20X,'COEFICIENTES DO
POL ',
      *      'INOMIO:',/)
      READ(0,*)(RE(I),I=1,N)
99996     FORMAT(20E13.4)
      WRITE(0,99994)(RE(I),I=1,N)
99994     FORMAT(3(10X,E13.4,3X))
      WRITE(0,99991)
99991     FORMAT(26X,'RAIZES DO POLINOMIO:',/,7X,'PARTE REAL',4X,
      *      'PARTE IMAGINARIA',7X,'MODULO',12X,'Q',/)
40     NOF=N-1
      CALL C02AEF(RE,N,XZ,YZ,TOL,IFAIL)
      IF(IFAIL.NE.0)GOTO 120
60     I=NOF+1
80     I=I-1
      IF(I.LT.N)GOTO 100
      ZZ=SQRT(XZ(I)**2+YZ(I)**2)
      Q=ZZ/(2*XZ(I))
      WRITE(0,99989)XZ(I),YZ(I),ZZ,Q
99989     FORMAT(4(4X,E13.4))

```

```
GOTO 80
100 IF(N.NE.1)GOTO 40
GOTO 20
120 WRITE(0,99993)IFAIL
99993      FORMAT(20X,'ERRO NUMERO: ',I3)
      IF(IT.NE.20.AND.IFAIL.EQ.2)GOTO 140
      N=N-1
      WRITE(0,99992)N
99992      FORMAT(5X,'PROGRAMA FALHOU',4X,'ORDEM DO POLO: ',I3)
GOTO 20
140 IT=IT+1
      XZ(1)=XZ(I)*A1P1*COS(FLOAT(IT)*PI)-YZ(1)*A1P1*SIN(FLOAT(IT)*PI)
      YZ(1)=XZ(I)*A1P1*SIN(FLOAT(IT)*PI)-YZ(1)*A1P1*COS(FLOAT(IT)*PI)
      GOTO 60
160 STOP

END
```

C COEPOL10.FOR

C PROGRAMA PARA CALCULAR OS COEFICIENTES DE UM POLINOMIO DE
C ORDEM 10 ATRAVES DOS PARAMETROS QSI E OMEGA

DOUBLE PRECISION OMEGA1,OMEGA2,OMEGA3,QSI1,QSI2,COEF0,COEF2
DOUBLE PRECISION COEF4,COEF6,COEF8,COEF10

```

READ(0,*)OMEGA1,QSI1,OMEGA2,QSI2,OMEGA3
OMEGA2=OMEGA2/OMEGA1
OMEGA3=OMEGA3/OMEGA1
OMEGA1=1
WRITE(0,*)OMEGA1,QSI1,OMEGA2,QSI2,OMEGA3
COEF10=1
COEF8=-2*OMEGA2**2-2*OMEGA1**2+OMEGA3**2+4*QSI2**2*OMEGA2**2+
* 4*QSI1**2*OMEGA1**2
COEF6=-8*OMEGA1**2*OMEGA2**2*(QSI1**2+QSI2**2)+OMEGA2**4+
* OMEGA1**4+4*OMEGA3**2*(QSI2**2*OMEGA2**2+QSI1**2*OMEGA1**2)+
* 4*OMEGA1**2*OMEGA2**2-2*OMEGA3**2*(OMEGA1**2+OMEGA2**2)+
* 16*QSI1**2*QSI2**2*OMEGA1**2*OMEGA2**2
COEF4=4*QSI1**2*OMEGA1**2*OMEGA2**4-2*OMEGA1**2*OMEGA2**4+
* 4*QSI2**2*OMEGA1**4*OMEGA2**2-2*OMEGA1**4*OMEGA2**2+
* (16*QSI1**2*QSI2**2-8*QSI1**2-8*QSI2**2+4)*OMEGA1**2*OMEGA2**2*
* OMEGA3**2+OMEGA2**4*OMEGA3**2+OMEGA1**4*OMEGA3**2
COEF2=OMEGA1**4*OMEGA2**4+4*QSI1**2*OMEGA1**2*OMEGA2**4*
* OMEGA3**2-2*OMEGA1**2*OMEGA2**4*OMEGA3**2+4*QSI2**2*OMEGA1**4*
* OMEGA2**2*OMEGA3**2-2*OMEGA1**4*OMEGA2**2*OMEGA3**2
COEF0=OMEGA1**4*OMEGA2**4*OMEGA3**2
WRITE(0,*)COEF10,COEF8,COEF6
WRITE(0,*)COEF4,COEF2,COEF0

```

END

APÊNDICE C

PROGRAMA PARA CALCULAR O ESPECTRO
TEÓRICO DOS SINAIS SINTETIZADOS VIA
FORMA DE ONDA

C ***** ESPECTRO.FOR

C ***** PROGRAMA QUE CALCULA DIRETAMENTE O ESPECTRO DE SAIDA DO
C ***** SINTETIZADOR

\$STORAGE:2

C ***** DADOS DA MEMORIA PARA AD7521 E 12 BITS *****

```

SUBROUTINE SMA12(AUX1,DMA12)
REAL*8 AUX1,AUX2,DMA12
AUX2=((DSIN(AUX1))*2047D0)
IF((DABS(AUX2)-IDINT(DABS(AUX2)))-0.5D0)50,60,60
60 IF(AUX2.GT.0D0)THEN
AUX2=AUX2+1D0
ELSE
AUX2=AUX2-1D0
ENDIF
50 IF(AUX2.GE.0D0)THEN
AUX2=AUX2+1D0
ENDIF
DMA12=DINT(AUX2)-0.5D0
RETURN
END

```

C ***** DADOS DA MEMORIA PARA AD7521 E 06 BITS *****

```

SUBROUTINE SMA06(AUX1,DMA06)
REAL*8 AUX1,AUX2,DMA06
AUX2=((DSIN(AUX1))*31D0)
IF((DABS(AUX2)-IDINT(DABS(AUX2)))-0.5D0)50,60,60
60 IF(AUX2.GT.0D0)THEN
AUX2=AUX2+1D0
ELSE
AUX2=AUX2-1D0
ENDIF
50 IF(AUX2.GE.0D0)THEN
AUX2=AUX2+1D0
ENDIF
DMA06=DINT(AUX2)-0.5D0
RETURN
END

```

C ***** DADOS DA MEMORIA PARA UVC3120 E 10 BITS *****

```

SUBROUTINE SMU10(AUX1,DMU10)
REAL*8 AUX1,AUX2,DMU10
AUX2=((1D0+DCOS(AUX1))*511.5D0)
IF((AUX2-IDINT(AUX2))-0.5D0)80,90,90
90  AUX2=AUX2+1D0
80  DMU10=DINT(AUX2)-511.5D0
RETURN
END

```

C ***** DADOS DA MEMORIA PARA UVC3120 E 06 BITS *****

```

SUBROUTINE SMU06(AUX1,DMU06)
REAL*8 AUX1,AUX2,DMU06
AUX2=((1D0+DCOS(AUX1))*31.5D0)
IF((AUX2-IDINT(AUX2))-0.5D0)80,90,90
90  AUX2=AUX2+1D0
80  DMU06=DINT(AUX2)-31.5D0
RETURN
END

```

C ***** SAMPLE*FPB1 *****

```

SUBROUTINE SFPB1(F,AMPL)
REAL*8 PI,FA,F,AMPL,B,C
COMPLEX*16 S,J
J=(0D0,1D0)
PI=3.14159265358979D0
FA=2D5
S=J*2D0*PI*F
B=CDABS(((1D0/5D5)**2)*S**2+(1.69D0/5D5)*S+1D0)
C=CDABS(((1D0/5D5)**2)*S**2+(.68D0/5D5)*S+1D0)
AMPL=20D0*DLOG10(DABS(AMPL)/(B*C))
RETURN
END

```

C ***** SAMPLE*FPB2 *****

```

SUBROUTINE SFPB2(F,AMPL)
REAL*8 PI,FA,F,AMPL,B,C,D
COMPLEX*16 S,J
J=(0D0,1D0)

```

```

PI=3.14159265358979D0
FA=4D6
S=J*2D0*PI*F
B=CDABS(((1D0/8.5D6)**2)*S**2+(1.674D0/8.5D6)*S+1D0)
C=CDABS(((1D0/7.65D6)**2)*S**2+(.508D0/7.65D6)*S+1D0)
D=CDABS((1D0/7.65D6)*S+1D0)
AMPL=20D0*DLOG10(DABS(AMPL)/(B*C*D))
RETURN
END

```

C ***** PROGRAMA PRINCIPAL *****

```

REAL*8 PI,AUX,AUX1,AUX2,AMPL,SOMAT,AN(160),F,FS,FA
REAL*8 ESC(130),DMU10,DMU06,DMA12,DMA06,A0
PI=3.14159265358979D0

```

C ***** MENU *****

```

119 WRITE(0,100)
100 FORMAT(/,5X,'ENTRE SUA OPCAO:',
* //,5X,'1 = AD7521 - N= 512 - 12 BITS',
* /,5X,'2 = AD7521 - N= 512 - 06 BITS',
* /,5X,'3 = AD7521 - N=1536 - 12 BITS',
* /,5X,'4 = AD7521 - N=1536 - 06 BITS',
* /,5X,'5 = UVC3120 - N= 64 - 10 BITS',
* /,5X,'6 = UVC3120 - N= 64 - 06 BITS',
* /,5X,'7 = UVC3120 - N=192 - 10 BITS',
* /,5X,'8 = UVC3120 - N=192 - 06 BITS')
READ(*,*)NNN
IF(NNN.EQ.1)GOTO 111
IF(NNN.EQ.2)GOTO 112
IF(NNN.EQ.3)GOTO 113
IF(NNN.EQ.4)GOTO 114
IF(NNN.EQ.5)GOTO 115
IF(NNN.EQ.6)GOTO 116
IF(NNN.EQ.7)GOTO 117
IF(NNN.EQ.8)GOTO 118
GOTO 119

```

C ***** CALCULO DO ESPECTRO PARA OS SEGUINTE DADOS *****

C ***** AD7521, N = 512, 12 BITS *****


```
111 FS=512D0*2D5/8192D0
    AUX2=PI/16D0
```

```
    I=0
    DO 15 JJ=1,16
    AUX1=I*PI/4096D0
    CALL SMA12(AUX1,DMA12)
    ESC(JJ)=DMA12
    WRITE(*,*)JJ-1,I,DMA12
15  I=I+512
```

```
    OPEN(15,FILE='XQFAD12.512',STATUS='NEW',FORM='FORMATTED')
    DO 35 N=1,150,2
    SOMAT=0D0
    DO 25 K=1,16
25  SOMAT=SOMAT+(ESC(K)*((DCOS(N*K*2*AUX2))-(DCOS(N*2*(K-1)
    **AUX2))))
    AN(N)=(-1D0/(PI*N))*SOMAT
    WRITE(15,45)N,AN(N)
45  FORMAT(I4,2X,D20.12)
    WRITE(*,*)N,AN(N)
35  CONTINUE
    CLOSE(15)
```

```
    OPEN(25,FILE='XSF12AD.512',STATUS='NEW',FORM='FORMATTED')
    AUX3=AN(1)
    DO 65 I=1,150,2
65  AN(I)=AN(I)/AUX3
    DO 55 I=1,150,2
    F=FS*I
    AMPL=AN(I)
    CALL SFPB1(F,AMPL)
    WRITE(25,75)F,AMPL
75  FORMAT(F8.0,F7.1)
    WRITE(*,*)F,AMPL
55  CONTINUE
    CLOSE(25)
    GOTO 119
```

```
C ***** AD7521, N = 512, 06 BITS *****
```

```
112 FS=512D0*2D5/8192D0
    AUX2=PI/16D0
```

```

      I=0
      DO 16 JJ=1,16
      AUX1=I*PI/4096D0
      CALL SMA06(AUX1,DMA06)
      ESC(JJ)=DMA06
      WRITE(*,*)JJ-1,I,DMA06
16    I=I+512

      OPEN(16,FILE='XQFAD06.512',STATUS='NEW',FORM='FORMATTED')
      DO 36 N=1,150,2
      SOMAT=0D0
      DO 26 K=1,16
26    SOMAT=SOMAT+(ESC(K)*((DCOS(N*K*2*AUX2))-(DCOS(N*2*(K-1)
      **AUX2))))
      AN(N)=(-1D0/(PI*N))*SOMAT
      WRITE(16,46)N,AN(N)
46    FORMAT(I4,2X,D20.12)
      WRITE(*,*)N,AN(N)
36    CONTINUE
      CLOSE(16)

      OPEN(26,FILE='XSF06AD.512',STATUS='NEW',FORM='FORMATTED')
      AUX3=AN(1)
      DO 66 I=1,150,2
66    AN(I)=AN(I)/AUX3
      DO 56 I=1,150,2
      F=FS*I
      AMPL=AN(I)
      CALL SFPB1(F,AMPL)
      WRITE(26,76)F,AMPL
76    FORMAT(F8.0,F7.1)
      WRITE(*,*)F,AMPL
56    CONTINUE
      CLOSE(26)
      GOTO 119

C ***** AD7521, N = 1536, 12 BITS *****

113  FS=512D0*2D5/8192D0
      AUX2=PI/16D0

      I=0

```

```

DO 17 JJ=1,16
AUX1=I*PI/4096D0
CALL SMA12(AUX1,DMA12)
ESC(JJ)=DMA12
WRITE(*,*)JJ-1,I,DMA12
17 I=I+1536

OPEN(17,FILE='XQFAD121.536',STATUS='NEW',FORM='FORMATTED')
DO 37 N=1,150,2
SOMAT=0D0
DO 27 K=1,16
27 SOMAT=SOMAT+(ESC(K)*((DCOS(N*2*K*AUX2))-(DCOS(N*2*(K-1)
**AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(17,47)N,AN(N)
47 FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
37 CONTINUE
CLOSE(17)

OPEN(27,FILE='XSF12AD1.536',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(3)
DO 67 I=1,150,2
67 AN(I)=AN(I)/AUX3
DO 57 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB1(F,AMPL)
WRITE(27,77)F,AMPL
77 FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
57 CONTINUE
CLOSE(27)
GOTO 119

C ***** AD7521, N = 1536, 06 BITS *****

114 FS=512D0*2D5/8192D0
AUX2=PI/16D0

I=0
DO 18 JJ=1,16
AUX1=I*PI/4096D0

```

```

CALL SMA06(AUX1,DMA06)
ESC(JJ)=DMA06
WRITE(*,*)JJ-1,I,DMA06
18  I=I+1536

OPEN(18,FILE='XQFAD061.536',STATUS='NEW',FORM='FORMATTED')
DO 38 N=1,150,2
SOMAT=0D0
DO 28 K=1,16
28  SOMAT=SOMAT+(ESC(K)*((DCOS(N*2*K*AUX2))-(DCOS(N*2*(K-1)
    **AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(18,48)N,AN(N)
48  FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
38  CONTINUE
CLOSE(18)

OPEN(28,FILE='XSF06AD1.536',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(3)
DO 68 I=1,150,2
68  AN(I)=AN(I)/AUX3
DO 58 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB1(F,AMPL)
WRITE(28,78)F,AMPL
78  FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
58  CONTINUE
CLOSE(28)
GOTO 119

C ***** UVC3120, N = 64, 10 BITS *****

115  FS=64D0*4D6/8192D0
AUX2=PI/128D0

A0=0D0
I=0
DO 10 JJ=1,128
AUX1=(I*PI/4096D0)-PI/2D0
CALL SMU10(AUX1,DMU10)

```

```

ESC(JJ)=DMU10
WRITE(*,*)JJ-1,I,DMU10
A0=A0+DMU10/128D0
10  I=I+64

OPEN(10,FILE='XQFUV10.064',STATUS='NEW',FORM='FORMATTED')
WRITE(*,*)A0
DO 30 N=1,150,2
SOMAT=0D0
DO 20 K=1,128
20  SOMAT=SOMAT+(ESC(K)*((DCOS(2*N*K*AUX2))-(DCOS(2*N*(K-1)
**AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(10,40)N,AN(N)
40  FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
30  CONTINUE
CLOSE(10)

OPEN(20,FILE='XSF10UVC.064',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(1)
DO 60 I=1,150,2
60  AN(I)=AN(I)/AUX3
DO 50 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB2(F,AMPL)
WRITE(20,70)F,AMPL
70  FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
50  CONTINUE
CLOSE(20)
GOTO 119

```

C ***** UVC3120, N = 64, 06 BITS *****

```

116  FS=64D0*4D6/8192D0
AUX2=PI/128D0

A0=0D0
I=0
DO 11 JJ=1,128
AUX1=(J*PI/4096D0)-PI/2D0

```

```

CALL SMU06(AUX1,DMU06)
ESC(JJ)=DMU06
WRITE(*,*)JJ-1,I,DMU06
A0=A0+DMU06/128D0
11  I=I+64

OPEN(11,FILE='XQFUV06.064',STATUS='NEW',FORM='FORMATTED')
WRITE(*,*)A0
DO 31 N=1,150,2
SOMAT=0D0
DO 21 K=1,128
21  SOMAT=SOMAT+(ESC(K)*((DCOS(N*2*K*AUX2))-(DCOS(N*2*(K-1)
**AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(11,41)N,AN(N)
41  FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
31  CONTINUE
CLOSE(11)

OPEN(21,FILE='XSF06UVC.064',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(1)
DO 61 I=1,150,2
61  AN(I)=AN(I)/AUX3
DO 51 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB2(F,AMPL)
WRITE(21,71)F,AMPL
71  FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
51  CONTINUE
CLOSE(21)
GOTO 119

C ***** UVC3120, N = 192, 10 BITS *****

117  FS=64D0*4D6/8192D0
AUX2=PI/128D0

A0=0D0
I=0
DO 12 JJ=1,128

```

```

AUX1=(I*PI/4096D0)-PI/2D0
CALL SMU10(AUX1,DMU10)
ESC(JJ)=DMU10
WRITE(*,*)JJ-1,I,DMU10
A0=A0+DMU10/128D0
12  I=I+192

OPEN(12,FILE='XQFUVC10.192',STATUS='NEW',FORM='FORMATTED')
WRITE(*,*)A0
DO 32 N=1,150,2
SOMAT=0D0
DO 22 K=1,128
22  SOMAT=SOMAT+(ESC(K)*((DCOS(N*2*K*AUX2))-(DCOS(N*2*(K-1)
**AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(12,42)N,AN(N)
42  FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
32  CONTINUE
CLOSE(12)

OPEN(22,FILE='XSF10UVC.192',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(3)
DO 62 I=1,150,2
62  AN(I)=AN(I)/AUX3
DO 52 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB2(F,AMPL)
WRITE(22,72)F,AMPL
72  FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
52  CONTINUE
CLOSE(22)
GOTO 119

C ***** UVC3120. N = 192. 06 BITS *****

118  FS=64D0*4D6/8192D0
AUX2=PI/128D0

A0=0D0
I=0

```

```

DO 13 JJ=1,128
AUX1=(I*PI/4096D0)-PI/2D0
CALL SMU06(AUX1,DMU06)
ESC(JJ)=DMU06
WRITE(*,*)JJ-1,I,DMU06
A0=A0+DMU06/128D0
13 I=I+192

OPEN(13,FILE='XQFUV06.192',STATUS='NEW',FORM='FORMATTED')
WRITE(*,*)A0
DO 33 N=1,150,2
SOMAT=0D0
DO 23 K=1,128
23 SOMAT=SOMAT+(ESC(K)*((DCOS(N*2*K*AUX2))-(DCOS(N*2*(K-1)
**AUX2))))
AN(N)=(-1D0/(PI*N))*SOMAT
WRITE(13,43)N,AN(N)
43 FORMAT(I4,2X,D20.12)
WRITE(*,*)N,AN(N)
33 CONTINUE
CLOSE(13)

OPEN(23,FILE='XSF06UVC.192',STATUS='NEW',FORM='FORMATTED')
AUX3=AN(3)
DO 63 I=1,150,2
63 AN(I)=AN(I)/AUX3
DO 53 I=1,150,2
F=FS*I
AMPL=AN(I)
CALL SFPB2(F,AMPL)
WRITE(23,73)F,AMPL
73 FORMAT(F8.0,F7.1)
WRITE(*,*)F,AMPL
53 CONTINUE
CLOSE(23)
GOTO 119

END

```


APÊNDICE D

PROGRAMAS PARA CALCULAR OS
COEFICIENTES b_n E $x_q(t)$

```

C  PROGRAMA PARA GERAR OS COEFICIENTES  $b_n$  DA SERIE DE FOURIER
C  DO SINAL QUANTIZADO

      INTEGER*2 K
      REAL*8 PI, BN, SOMAT, K15(2046), K05(2046), K2000, K1(2046), PI2, PI4
      OPEN(10, FILE='COEFVBN', STATUS='NEW', FORM='UNFORMATTED')

      DO 5 K=0,5
      K1(K)=K+1D0
      K15(K)=DASIN((K+1.5D0)/7D0)
5   K05(K)=DASIN((K+0.5D0)/7D0)

      K2000=DASIN(6.5D0/7D0)
      PI=3.14159265358979D0
      PI2=PI/2D0
      PI4=-4D0/PI

      READ(*,*)NI
      READ(*,*)NF
      DO 10 N=NI,NF,2
      SOMAT=0D0

      DO 20 K=0,5
20  SOMAT=SOMAT+(K1(K)*((DCOS(N*K15(K)))-(DCOS(N*K05(K))))))

      BN=(PI4/N)*(SOMAT+7D0*(DCOS(N*PI2)-DCOS(N*K2000)))
      WRITE(0,*)N,BN
10  WRITE(10)BN

      CLOSE(10)
      END

```

C PROGRAMA PARA GERAR O SINAL QUANTIZADO A PARTIR DE CERTA
C QUANTIDADE DE SEUS COEFICIENTES BN

```
      INTEGER*2 K  
      REAL*8 T,SOMAT,B(51000),CK  
  
      READ(*,*)NF  
      OPEN(10,FILE='COEFBN',STATUS='OLD',FORM='UNFORMATTED')  
      DO 10 N=1,NF  
10    READ(10)B(N)  
      CLOSE(10)  
      DO 20 K=1,100  
      SOMAT=0D0  
      READ(0,*)CK  
      T=DASIN(CK/31D0)  
      DO 30 N=1,NF*2,2  
30    SOMAT=SOMAT+(B(1+(N/2))*DSIN(N*T))  
20    WRITE(0,*)CK,T,SOMAT  
  
      END
```

APÊNDICE E

RELAÇÃO DOS COMPONENTES

Revised: January 29, 1991

Revision:

Bill Of Materials

February 5, 1991

17:38:46

Item	Quantity	Reference	Part
1	10	U16, U1, U2, U3, U8, U9, U10, U17, U27, U28	74LS174
2	1	U18	AD7521
3	3	U19, U20, U21	74LS93
4	3	R3, R4, R21	10k
5	4	U23, U24, U25, U26	LM318
6	5	R8, R7, R13, R18, R30	220k
7	2	U22, U32	74LS00
8	1	R15	3k9
9	4	R1, R11, R20, R32	1k
10	1	SW4	SW PUSHBUTTON
11	50	C6, C7, C10, C11, C12, C13, C14, C15, C16, C17, C18, C19, C20, C21, C22, C23, C24, C25, C26, C27, C28, C29, C30, C31, C32, C33, C34, C35, C36, C37, C38, C39, C40, C41, C42, C43, C44, C45, C46, C47, C48, C49, C50, C54, C55, C56, C57, C58, C59, C60	100n
12	1	R24	5k1
13	5	R22, R9, R14, R19, R23	510R
14	4	R12, R6, R17, R29	100k

Revised: January 29, 1991

Revision:

Bill Of Materials

February 5, 1991

17:38:46

Item	Quantity	Reference	Part
15	1	R5	200k
16	2	R25, R26	560R
17	1	R2	10M
18	2	J1, J2	BNC
19	4	U5, U4, U6, U7	74LS83
20	2	U11, U12	74LS86
21	2	U14, U15	2764
22	7	SW1, SW2, SW3, SW6, SW7, SW8, SW9	SW DIP-8
23	1	U13	7486
24	2	C9, C8	10n
25	1	U29	74LS08
26	1	U31	7400
27	1	X1	4 MHz
28	1	C1	3.3-65p
29	1	U30	UVC3120
30	3	U33, U34, U35	74LS157
31	1	R33	510R 1/4W
32	1	D1	1N752

Revised: January 29, 1991

Revision:

Bill Of Materials

February 5, 1991

17:38:46

Item	Quantity	Reference	Part
33	1	Q1	BC557
34	1	R27	390R 1/4W
35	1	L1	47uH
36	1	L2	120uH
37	1	L3	180uH
38	1	L4	39uH
39	2	C4, C2	3n3//470p
40	1	C5	3n9//820p
41	1	U36	74LS90
42	3	R28, R34, R35	430R 1/4W
43	1	C52	220p
44	1	C53	100p
45	1	U37	LM310N
46	6	C51, C61, C62, C63, C64, C65	4u7 40V
47	1	R10	27k
48	1	C3	2n7//1n8
49	1	R16	6k8//56k

APÊNDICE F

RELAÇÃO DE PROGRAMAS E EQUIPAMENTOS

PROGRAMAS

- (1) OrCAD "Schematic Design Tools".
- (2) Micro-Cap - "Microcomputer Circuit Analysis Program" - Spectrum Software.
- (3) Word - Processador de Texto - Microsoft.
- (4) Programas do Laboratório de Processamento de Sinais (DECOM - FEE - UNICAMP) para controle dos equipamentos com "interface" GPIB.
- (5) Compilador FORTRAN 77 - Microsoft.
- (6) PSPICE - "Electrical Circuit Simulator"

EQUIPAMENTOS

- (1) Microcomputador PC XT - SID - com co-processador 8087 e "interface" GPIB.
- (2) Impressora Rima XT180.
- (3) 3330B "Automatic Synthesizer" - HP - com "interface" GPIB.
- (4) 3570A "Network Analyzer" - HP - com "interface" GPIB.
- (5) COM 7201A - 200 MHz "Digital Oscilloscope" - KIKUSUI - com "interface" GPIB
- (6) 318A "Analyser Logic" - SONY/TEKTRONIX.
- (7) Gravadora de EPROM controlada por Microcomputador PC - XPTD - modelo EP-PC.
- (8) 100 MHz "Pulse Generator" - EMG 11590 - Type TR-0307.
- (9) Traçador Gráfico - DIGICON - TDD43.
- (10) 3591A "Selective Voltmeter" + 3594A "Sweeping Local Oscillator" - HP.

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] Manassewitsch, Vadim - "Frequency Synthesizers: Theory and Design" - Second edition - John Wiley & Sons - 1.980.
- [2] Jerzy Gorski-Popiel (editor) - "Frequency Synthesis: Techniques and Applications" - IEEE PRESS - 1.975.
- [3] Andreas Chrysafis - "Digital Sine-Wave Synthesis Using the DSP56001" - MOTOROLA APR1/D - 1.988.
- [4] "A 0-50 MHz Frequency Synthesizer with Excellent Stability, Fast Switching and Fine Resolution" - Hewlett-Packard 15,1 - 1.964.
- [5] Tierney, J., Rader, C.M. e Gold, B. - "A Digital Frequency Synthesizer" - IEEE Trans. in Audio and Electroacoustics AU19-48 - 1.971.
- [6] Tykulsky, A. - "Digital Frequency Synthesizer Covering 0,1 MHz to 500 MHz in 0,1 Hz steps" - Hewlett-Packard 19 - 1.967.
- [7] Shanahan - "Uniting Signal Generation and Signal Synthesis" - Hewlett-Packard 23 - 1.971.
- [8] IEEE Standard 488 - "Digital Interface for Programmable Instrumentation" - 1.978.
- [9] IEEE Standard 728 - "Recommended Practice for Code and Format Conventions" - 1.982.
- [10] Alan V. Oppenheim & Ronald W. Schaffer - "Digital Signal Processing" - Prentice-Hall - 1.975.
- [11] Millman & Halkias - "Eletrônica: Dispositivos & Circuitos" - Volume 2 - McGraw-Hill - 1.981.
- [12] Gabor C. Temes & Jack W. LaPatra - "Introduction to Circuit Synthesis and Design" - McGraw-Hill - 1.977.
- [13] Franklin F. Kuo - "Network Analysis and Synthesis" - Second edition - Bell Telephone Laboratories, Inc. - John Wiley & Sons - 1.966.

- [14] Marvin E. Frerking - "Crystal Oscillator Design and Temperature Compensation" - Van Nostrand Reinhold Company - 1.978.
- [15] Antonio Vivaldi Rodrigues e Rege R. Scarabucci - "Codificador para Sistema MCP-30 Usando Técnica de Aproximação Sucessiva" - FEC - Tese de Mestrado - 1.978.
- [16] Peter Fletcher - "Direct Synthesizer Hops To 500 MHz In 10 ns - Electronic Design International - pp 20, 22 - Março 1989.